版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、近年來,伴隨著電子化產(chǎn)業(yè)的迅猛發(fā)展,芯片集成度的提高,對(duì)小型化MOS器件性能的要求也隨之提高。在器件尺寸進(jìn)入納米級(jí)后,各種不良現(xiàn)象的出現(xiàn),直接或間接的影響著器件的性能。為了緩解這些問題對(duì)器件的影響,目前解決途徑主要有以下幾點(diǎn):一、尋找新的器件結(jié)構(gòu)和新材料制備工藝;二、使用新的工藝制造技術(shù);三、尋找性能更佳的理論模型。本文主要采用第一種方式,研究新的器件結(jié)構(gòu)DPDG(Dielectric Pocket Double Gate)MOSFET
2、。它是基于雙柵MOSFET的基礎(chǔ)上,在源漏端溝道側(cè)面添加絕緣柱(DP)的一種結(jié)構(gòu)。DP削弱了源漏端與溝道之間的電荷分享,提高器件的擊穿特性和柵控能力,可以更好的抑制短溝道效應(yīng)(Short Channel Effect,SCE),更適合在高溫環(huán)境下使用,提高了器件的可靠性。因此,隨著DP的加入,使得DPDG MOSFET在小尺寸器件中更受歡迎,成為在設(shè)計(jì)高溫納米級(jí)CMOS電路中最佳候選者之一。
本文是從DPDG MOSFET溝道
3、結(jié)構(gòu)出發(fā)。通過使用Atlas仿真軟件,模擬仿真DPDG MOSFET電學(xué)特性。模擬了DPDG MOSFET與DG MOSFET在溝道內(nèi)的體電勢(shì)和體電場。結(jié)果發(fā)現(xiàn),在源漏溝道絕緣柱表面處的電場和電勢(shì)會(huì)出現(xiàn)大幅度的降低,因此DPDG MOSFET在抑制熱載流子(Hot Carrier Effects,HCE)效應(yīng)和SCE效應(yīng)方面更有優(yōu)勢(shì)。模擬了溝道中心的載流子遷移率,Id~Vds特性以及Id~Vgs特性。最后,在不同的溝道長度下,分析了DP
4、DG MOSFET與DGMOSFET的閾值電壓(Threshold voltage,Vt)、亞閾值斜率(subthreshold slope,SS)以及漏感應(yīng)勢(shì)壘降低效應(yīng)(Drain induced Barrier Lowering,DIBL)。結(jié)果表明,源漏端DP的加入,降低了HCE和SCE對(duì)器件性能的影響,提高器件可靠性。
本文是在直角坐標(biāo)系下,以源漏端絕緣柱之間的溝道建立二維泊松方程,使用拋物線近似方法求解方程,得出在溝
5、道漏端絕緣柱表面的電勢(shì)模型。通過使用Atlas仿真工具,分析了不同漏壓下,模型處在線性區(qū)和飽和區(qū)時(shí)的建模結(jié)果與仿真結(jié)果。以及在不同柵長下,模型與仿真數(shù)據(jù)的比較。分析并驗(yàn)證了模型的準(zhǔn)確性。
討論并分析了溫度對(duì)DPDG MOSFET性能的影響。通過Atlas仿真軟件模擬器件在不同溫度環(huán)境下,Id-Vd曲線、Id-Vgs曲線、遷移率以及SCE等相關(guān)特性的分布情況。結(jié)果發(fā)現(xiàn),溫度對(duì)器件性能影響很大,外界的溫度越高,器件的性能越差。相比
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于雙重柵極絕緣層的雙柵MOSFET研究.pdf
- 雙柵MOSFET的結(jié)構(gòu)與Spice模型研究.pdf
- 高頻雙柵MOSFET器件的研究.pdf
- 納米雙柵MOSFET的建模與仿真.pdf
- 薄膜雙柵MOSFET電流模型及其溫度效應(yīng)的研究.pdf
- 納米雙柵MOSFET器件中單元雜質(zhì)效應(yīng)研究.pdf
- 槽柵倒摻雜MOSFET的研究.pdf
- 雙面柵MOSFET的模型研究與結(jié)構(gòu)設(shè)計(jì).pdf
- ESD保護(hù)柵結(jié)構(gòu)的Trench MOSFET設(shè)計(jì)制造.pdf
- 納米雙柵MOSFET器件中單雜質(zhì)效應(yīng)研究.pdf
- 疊柵MOSFET的結(jié)構(gòu)設(shè)計(jì)與特性研究.pdf
- 絕緣柵雙極型晶體管的設(shè)計(jì)與研究.pdf
- 垂直雙擴(kuò)散MOSFET柵電阻的測(cè)試研究.pdf
- 溝槽柵MOSFET芯片級(jí)失效分析的研究.pdf
- 柱柵智能儀表的研究.pdf
- 交錯(cuò)雙柵慢波結(jié)構(gòu)的應(yīng)用研究.pdf
- 基于DPN技術(shù)CMOS絕緣柵的研究.pdf
- 絕緣柵雙極型晶體管結(jié)溫測(cè)量方法的研究.pdf
- 縱向多面柵MOSFET的器件設(shè)計(jì)與技術(shù)研究.pdf
- 寬柱雙梁框架結(jié)構(gòu)基于性能的抗震設(shè)計(jì)方法研究.pdf
評(píng)論
0/150
提交評(píng)論