基于FPGA的3GHz寬帶信號產(chǎn)生器的設(shè)計(jì)實(shí)現(xiàn).pdf

1、超高速數(shù)字電路近些年不斷高速發(fā)展，直接數(shù)字頻率合成（DDS）技術(shù)研究同時也不斷深入。目前DDS技術(shù)在通訊領(lǐng)域、軍用雷達(dá)、衛(wèi)星導(dǎo)航、電子戰(zhàn)以及現(xiàn)代化的儀器儀表工業(yè)等領(lǐng)域廣泛應(yīng)用?；?FPGA的直接數(shù)字頻率合成器，與其它頻率合成方式相比，具有其特定的優(yōu)越性能和特點(diǎn)。目前這種技術(shù)已經(jīng)成為現(xiàn)代頻率合成技術(shù)中的領(lǐng)導(dǎo)者。
　　本論文介紹了基于FPGA以及高速DAC器件設(shè)計(jì)的寬帶信號產(chǎn)生器整機(jī)。此信號產(chǎn)生器整機(jī)可以產(chǎn)生1GHz~3GHz頻率范

2、圍內(nèi)的寬帶信號、探測信號、標(biāo)校信號和模擬源信號。其中核心的信號產(chǎn)生模塊可以接收PCIe總線的指令、數(shù)據(jù)以及其它接口的專用信號，在外輸入的4GHz參考時鐘下工作。信號產(chǎn)生模塊選用EUVIS公司的MD662H數(shù)模轉(zhuǎn)換器（12 Bit MUXDAC），其數(shù)據(jù)轉(zhuǎn)換速率可達(dá)8Gsps；FPGA選用Xilinx公司的XC6VSX315T作為核心器件；通過Cadence軟件進(jìn)行串?dāng)_、反射等一系列的仿真，分析了傳輸線數(shù)據(jù)傳輸速率為1Gbps及2Gbps

3、時的串?dāng)_。根據(jù)仿真結(jié)果，通過 Cadence軟件進(jìn)行高速 PCB設(shè)計(jì)。本論文完成了對核心信號產(chǎn)生模塊進(jìn)行的需求分析、功能指標(biāo)分解、關(guān)鍵技術(shù)分析，并詳細(xì)描述了硬件模塊研制及其中FPGA軟件部分設(shè)計(jì)。
　　在整機(jī)方案設(shè)計(jì)章節(jié)，通過分析整機(jī)的主要功能及系統(tǒng)指標(biāo)要求，建立了整機(jī)工作流程，同時對整機(jī)主要指標(biāo)進(jìn)行了論證。由于信號產(chǎn)生模塊是整機(jī)的核心組件，其工作頻率高，散熱要求高，因此在整機(jī)設(shè)計(jì)中進(jìn)行了系統(tǒng)熱設(shè)計(jì)，保證了整機(jī)穩(wěn)定運(yùn)行。通過對整機(jī)