具有快速捕獲與大容量存儲(chǔ)功能的高速數(shù)據(jù)采集模塊設(shè)計(jì).pdf

1、隨著電子行業(yè)的發(fā)展，特別是集成規(guī)模的擴(kuò)大、信號(hào)頻率的提高，工程師對(duì)電子測(cè)量和對(duì)電子測(cè)量?jī)x器本身的要求越來(lái)越高，對(duì)采樣率和存儲(chǔ)容量?jī)蓚€(gè)方面提出了更高的要求，同時(shí)希望有更好的波形捕獲能力。
　　本課題也著重從這幾個(gè)方面著手，圍繞采樣率、存儲(chǔ)容量和捕獲率三個(gè)關(guān)鍵技術(shù)指標(biāo)做了詳細(xì)分析和設(shè)計(jì)，嘗試在現(xiàn)有器材和工藝的基礎(chǔ)上盡可能同時(shí)提高以上指標(biāo)。同時(shí)課題成果具有可復(fù)制性和一定的提升空間，為后續(xù)進(jìn)一步提升性能打下基礎(chǔ)。由于是和民營(yíng)企業(yè)合作，在保

2、證可靠穩(wěn)定、適合量產(chǎn)和低成本的前提下，經(jīng)過(guò)對(duì)其調(diào)研后最終確定了1GSPS最高采樣率、16Mbyte存儲(chǔ)深度和200000 wfms/s波形捕獲三項(xiàng)指標(biāo)，基本滿足了大多數(shù)情況下的檢測(cè)需求，本文主要按以下思路闡述：
　　1、由分到總，圍繞關(guān)鍵指標(biāo)，對(duì)數(shù)據(jù)采集、處理、大容量存儲(chǔ)以及波形捕獲方案分別進(jìn)行理論論證后，選用了雙片F(xiàn)PGA+DSP的核心控制框架體系，兩片F(xiàn)PGA有各自的任務(wù)，相互協(xié)調(diào)完成和處理DSP的各項(xiàng)指令，再結(jié)合前端的單片高

3、速ADC和后端的大容量存儲(chǔ)芯片，最終確定了本系統(tǒng)的整體架構(gòu)。
　　2、在高速采樣子模塊中，確定了單片采集方案并選定核心器件后，從阻抗匹配和外圍電路入手，按照數(shù)據(jù)流走向，詳細(xì)介紹了高速采集后數(shù)據(jù)的同步接收處理和緩存設(shè)計(jì)，并對(duì)數(shù)據(jù)流中的均勻抽點(diǎn)和峰值檢測(cè)做了相關(guān)介紹。
　　3、在大容量存儲(chǔ)子模塊中，為了提高可靠性和縮短研發(fā)時(shí)間，并且使其具有可移植性，選用了基于IPcore為基礎(chǔ)的控制方案。由DDR2訪問(wèn)原理開(kāi)始，從相關(guān)工作時(shí)序的

4、介紹入手，詳細(xì)介紹了內(nèi)部控制器各項(xiàng)功能的實(shí)現(xiàn)，并根據(jù)計(jì)算輸入、輸出匹配數(shù)據(jù)的結(jié)果確立了各讀取時(shí)鐘的大小，進(jìn)而介紹了數(shù)據(jù)流走向、緩存的實(shí)現(xiàn)、時(shí)鐘以及尋址等等各功能，并且對(duì)其特殊的預(yù)觸發(fā)結(jié)構(gòu)做了相關(guān)介紹。
　　4、在并行映射子模塊中，由于傳統(tǒng)串行結(jié)果的數(shù)字示波器架構(gòu)中采集后的信號(hào)經(jīng)過(guò)調(diào)理、存儲(chǔ)、處理后顯示的時(shí)間遠(yuǎn)遠(yuǎn)大于采樣本身的時(shí)間，這種串行處理的結(jié)構(gòu)極大的制約著捕獲率的提高。對(duì)捕獲率和死區(qū)時(shí)間關(guān)系的理論研究基礎(chǔ)上提出了一種并行處理結(jié)