應(yīng)用于DRM接收機(jī)中的CMOS工藝VGA的設(shè)計(jì)及行為級(jí)建模研究.pdf

1、由于無(wú)線通信信道受到環(huán)境干擾和空間距離等不確定因素的影響，接收機(jī)輸入信號(hào)的幅度可能存在很大的隨機(jī)波動(dòng)。為了實(shí)現(xiàn)無(wú)線收發(fā)機(jī)系統(tǒng)的正常工作，無(wú)線通信系統(tǒng)一般要求接收機(jī)具有較大的輸入信號(hào)動(dòng)態(tài)范圍，這可以通過(guò)可變?cè)鲆娣糯笃?VGA)電路調(diào)節(jié)信號(hào)路徑的增益來(lái)實(shí)現(xiàn)。
　　 為了實(shí)現(xiàn)低功耗和低成本的電路設(shè)計(jì)，本文采用互補(bǔ)式金屬氧化物半導(dǎo)體（CMOS）工藝，并利用場(chǎng)效應(yīng)管(MOSFET)的線性區(qū)電壓電流轉(zhuǎn)換關(guān)系逼近指數(shù)函數(shù)。為了實(shí)現(xiàn)高輸入線性度

2、、低噪聲的VGA電路，本文采用信號(hào)求和結(jié)構(gòu)設(shè)計(jì)了一個(gè)基于SMIC0.18-μmCMOS工藝的VGA電路。后仿真結(jié)果表明，該結(jié)構(gòu)的VGA電路在高增益模式下，具有較低的噪聲系數(shù);在低增益模式下，具有較高的線性度。然而，測(cè)試結(jié)果表明，該結(jié)構(gòu)的VGA電路的工藝魯棒性較差。這造成了該結(jié)構(gòu)VGA電路的電壓增益曲線和輸入1dB壓縮點(diǎn)等電路參數(shù)的測(cè)試結(jié)果和后仿真結(jié)果相差較大。
　　 為了實(shí)現(xiàn)工藝魯棒性更強(qiáng)的VGA電路，本文又補(bǔ)充了吉爾伯特（Gi

3、lbert）乘法器結(jié)構(gòu)VGA電路的設(shè)計(jì)。由于采用了雙端指數(shù)電壓產(chǎn)生電路，該結(jié)構(gòu)的VGA具有更高的電源抑制比和工藝魯棒性。Gilbert乘法器結(jié)構(gòu)的VGA同樣采用SMIC0.18-μmCMOS工藝實(shí)現(xiàn)。后仿真結(jié)果表明，Gilbert乘法器結(jié)構(gòu)的VGA電路在帶寬和輸入1dB壓縮點(diǎn)等電路參數(shù)方面相對(duì)信號(hào)求和結(jié)構(gòu)的VGA具有一定優(yōu)勢(shì)。
　　 最后，本文簡(jiǎn)要介紹了Verilog-A語(yǔ)言的特點(diǎn)和功能，并詳細(xì)討論了利用Verilog-A語(yǔ)言對(duì)