一種CMOS低壓差線性穩(wěn)壓器的研究與設(shè)計(jì).pdf

1、隨著便攜式產(chǎn)品越來(lái)越多，產(chǎn)品的功能，性能的提升，它們對(duì)電源管理的要求也更高了。在開(kāi)發(fā)電池供電的便攜式電子設(shè)備時(shí)，諸如手機(jī)，MP3，PDA，GPS等低功耗產(chǎn)品，如果電源系統(tǒng)設(shè)計(jì)不合理，則會(huì)影響到整個(gè)系統(tǒng)的架構(gòu)，產(chǎn)品功能組合，軟件的設(shè)計(jì)和功率分配架構(gòu)等。便攜式產(chǎn)品在大多數(shù)情況下是靠電池供電，內(nèi)部(即電池后端)的電源管理有DC/DC和LDO兩種實(shí)現(xiàn)方式，各有優(yōu)缺點(diǎn)。正常工作時(shí)，DC/DC模塊能提供給系統(tǒng)穩(wěn)定的電壓，并且保持自身轉(zhuǎn)換的高效率，低

2、發(fā)熱。但在一些應(yīng)用條件下，比如工作在輕載狀況下或是給RF供電時(shí)，DC/DC的靜態(tài)電流及開(kāi)關(guān)噪聲就顯得比較大了。開(kāi)關(guān)電源(DCDC)和低壓差線性穩(wěn)壓器(LDO)的組合使用可以很大的改善系統(tǒng)的待機(jī)性能，同時(shí)又可提供高精度的電源電壓。CMOS LD0正好可以滿足在這些應(yīng)用條件下的供電要求，CMOS LDO有著極低的靜態(tài)電流，極低的噪聲，較高的PSRR(電源紋波抑制比)，以及較低的Dropout Volrage(輸入輸出電壓差)。
　　本

3、文在分析LDO設(shè)計(jì)原理的基礎(chǔ)知識(shí)上，提出了一種采用CMOS結(jié)構(gòu)的低壓差線性穩(wěn)壓器，它充分利用MOS器件功耗低的特性。文中從系統(tǒng)穩(wěn)定性分析入手，在對(duì)誤差放大器、帶隙基準(zhǔn)源的電路以及PMOS調(diào)整管進(jìn)行分析設(shè)計(jì)后，引入Chopping架構(gòu)，消除運(yùn)放中各種不匹配因素引起的誤差，及芯片封裝中封裝應(yīng)力引入的漂移。增加電流倍增型Miller補(bǔ)償方法及隨負(fù)載變化的動(dòng)態(tài)補(bǔ)償電路，使系統(tǒng)具有更大的頻寬及更好的穩(wěn)定性.用0.5μm CMOS工藝對(duì)LDO系統(tǒng)環(huán)