一種基于主極點(diǎn)補(bǔ)償?shù)淖赃m應(yīng)電壓調(diào)節(jié)電路設(shè)計.pdf

1、隨著集成電路技術(shù)的進(jìn)步，工藝線寬越來越小，在同樣的芯片面積下可以集成越來越多的功能，芯片的功耗問題變得越來越突出。同時，隨著集成電路的飛速發(fā)展，諸如智能手機(jī)、平板電腦等移動設(shè)備的功能越來越多，體積越來越小，在電池技術(shù)發(fā)展滯后的情況下，運(yùn)用低功耗技術(shù)能夠延長設(shè)備的使用時間。在眾多的低功耗技術(shù)中，自適應(yīng)電壓調(diào)節(jié)技術(shù)（AVS）可顯著降低負(fù)載能耗，從而越來越受到人們的重視。
　　本文在分析了幾種不同的電源管理技術(shù)之后，提出了一種基于主極點(diǎn)

2、補(bǔ)償?shù)腁VS電路，它利用環(huán)路中的一個加減雙向計數(shù)模塊產(chǎn)生的一個低頻極點(diǎn)來使得環(huán)路穩(wěn)定，該計數(shù)模塊通過控制數(shù)字脈寬調(diào)制器（DPWM）的輸出占空比來調(diào)節(jié)輸出電壓。功率級電路基于轉(zhuǎn)換效率較高的Buck拓?fù)浣Y(jié)構(gòu)，采用同步整流方式進(jìn)一步提高效率。
　　本文在闡述了系統(tǒng)構(gòu)成及工作原理之后，著重分析并設(shè)計了高線性度的DPWM模塊，該DPWM模塊采用了延遲鏈加計數(shù)比較的混合式結(jié)構(gòu)。在該模塊的設(shè)計中，提出了一種新穎的延遲鏈校準(zhǔn)方式，按照特定的校準(zhǔn)順

3、序?qū)ρ舆t鏈中每一級延遲時間進(jìn)行調(diào)整，較大程度地提高了其積分非線性（INL）。
　　論文所設(shè)計AVS電路屬于數(shù)?；旌霞呻娐罚ㄟ^數(shù)模混合設(shè)計和仿真流程，驗證了系統(tǒng)功能的正確性，在不同的頻率下電路能夠自適應(yīng)地調(diào)節(jié)出相應(yīng)的電壓。電路輸入電壓為2.7V-4.2V，輸出電壓為0.9V-2.2V。所設(shè)計的電路最終在CMOS0.18μm工藝下進(jìn)行了流片，整個芯片的版圖面積為1300μm×1150μm。經(jīng)過仿真分析，相對于DVS技術(shù)，該AVS技