電能計(jì)量算法及其SoC實(shí)現(xiàn).pdf

1、本文以設(shè)計(jì)一款高精度的、基于諧波分析的電能計(jì)量片上系統(tǒng)(以下簡(jiǎn)稱SoC)為目標(biāo)，著重研究了適合專用集成電路(以下簡(jiǎn)稱ASIC)實(shí)現(xiàn)的電能計(jì)量算法，已完成的工作包括以下幾個(gè)方面：(1)對(duì)電能計(jì)量系統(tǒng)建模，確定影響電能計(jì)量表計(jì)量精度的誤差源，分析了線性度誤差和跳差對(duì)計(jì)量精度的影響；(2)對(duì)應(yīng)用較為廣泛的諧波分析算法——快速傅里葉變換(以下簡(jiǎn)稱FFT)和小波包分解技術(shù)在電能計(jì)量系統(tǒng)電路實(shí)現(xiàn)上的優(yōu)缺點(diǎn)做了分析和對(duì)比，提出了一種硬件實(shí)現(xiàn)代價(jià)較小的

2、、基于專用數(shù)字濾波器的電能計(jì)量算法；(3)用多個(gè)并發(fā)的專用數(shù)字信號(hào)處理器(以下簡(jiǎn)稱DSP)將基于專用數(shù)字濾波器的具有諧波分析功能的電能計(jì)量算法實(shí)現(xiàn)在一個(gè)集成了8路過(guò)采樣模數(shù)轉(zhuǎn)換器(以下簡(jiǎn)稱OSADC)、鎖相環(huán)(以下簡(jiǎn)稱PLL)、微處理器(以下簡(jiǎn)稱MCU)及外設(shè)的三相四線電能計(jì)量SoC上，測(cè)試結(jié)果表明基于該電能計(jì)量SoC芯片的電能計(jì)量表計(jì)量精度可達(dá)到0.2S級(jí)表的要求；(4)提出了一種利用OSADC中抽取濾波器抽取率可跟隨基波頻率的變化而