22-Bit三階Cascaded結(jié)構(gòu)SigmA-Delta調(diào)制器研究和設(shè)計(jì).pdf

1、模數(shù)轉(zhuǎn)換器是混合信號(hào)電子系統(tǒng)的關(guān)鍵接口。Sigma-Delta調(diào)制器技術(shù)因其對(duì)工藝非理想因素不敏感，與VLSI技術(shù)兼容性好，低頻高精度容易實(shí)現(xiàn)等特點(diǎn)，成為當(dāng)今高精度模數(shù)轉(zhuǎn)換器的首選結(jié)構(gòu)，另外，它也成為片上系統(tǒng)(SOC)的重要組成部分。本論文研究并設(shè)計(jì)了一種用于稱(chēng)重傳感器的22比特高精度Sigam-Delta調(diào)制器。
　　論文研究了Sigma-Delta調(diào)制器的基本原理，重點(diǎn)分析了過(guò)采樣技術(shù)和噪聲整形技術(shù)，并且對(duì)Sigma-Delt

2、a調(diào)制器的各種結(jié)構(gòu)進(jìn)行比較，在此基礎(chǔ)上設(shè)計(jì)了一個(gè)有效精度在22比特以上的2-1階cascade結(jié)構(gòu)Sigma-Delta調(diào)制器。研究和設(shè)計(jì)過(guò)程首先利用MATLAB/SIMULINK中SDtoolbox工具箱進(jìn)行行為級(jí)仿真，應(yīng)用控制變量的方法，研究了運(yùn)放的有限增益，擺幅，壓擺率和帶寬，開(kāi)關(guān)非理想效應(yīng)以及時(shí)鐘抖動(dòng)對(duì)整體Sigma-Delta調(diào)制器性能的影響，經(jīng)過(guò)許多運(yùn)算和反復(fù)調(diào)試最終給出運(yùn)放等模擬電路的指標(biāo)。在此基礎(chǔ)上設(shè)計(jì)了調(diào)制器的基本模塊

3、電路，最后盡行了2-1階cascade結(jié)構(gòu)Sigma-Delta調(diào)制器全定制晶體管級(jí)的電路設(shè)計(jì)和仿真。
　　本文設(shè)計(jì)的Sigma-Delta調(diào)制器采用charter0.35umCMOS工藝，工作在3.3V的電源電壓和40.96KHz時(shí)鐘頻率下，信號(hào)帶寬為20Hz，在考慮非理想因素的前提下，采用Matlab/Simulink數(shù)學(xué)建模和仿真表明，在信號(hào)帶寬為20Hz，過(guò)采樣率為1024的情況下，該調(diào)制器的信噪比為182.3dB。采用C