面向應急衛(wèi)勤保障信息系統(tǒng)的網(wǎng)絡交換技術(shù)研究.pdf

1、應急衛(wèi)勤保障信息系統(tǒng)的廣泛應用大大提高了應急救災、戰(zhàn)場傷員傷情救治等信息的采集、處理、傳輸與利用效率。但這些信息仍受到網(wǎng)絡傳送效率的制約。因此，研究高效的網(wǎng)絡交換技術(shù)，提高信息傳送的時效性，成為應急衛(wèi)勤保障信息系統(tǒng)下一步研究的關(guān)鍵課題。
　　對于應急衛(wèi)勤保障信息系統(tǒng)而言，不僅需要找到合適的交換網(wǎng)絡結(jié)構(gòu)，而且需要設計相應的網(wǎng)絡交換芯片。日前，國家對于集成電路行業(yè)也給予了大力支持，以緩解芯片市場由國外壟斷的現(xiàn)狀。尤其是對軍用需求來說，

2、自主知識產(chǎn)權(quán)的芯片對信息安全尤為重要。眾所周知，隨著專用集成電路的迅速發(fā)展，芯片設計愈加復雜，設計驗證逐漸成為瓶頸。經(jīng)過多方努力，已經(jīng)發(fā)現(xiàn)了可以加快驗證過程的解決辦法，這是一種帶有覆蓋率驅(qū)動的功能驗證技術(shù)，并且結(jié)合了可重用方法學，其可以將開支大幅減少。
　　本文針對網(wǎng)絡交換芯片設計復雜、驗證困難的問題，研究設計了網(wǎng)絡交換芯片中的緩存管理單元，同時在研究數(shù)字IC驗證方法學的基礎上，將斷言驗證應用于該模塊的開發(fā)流程中，通過這種帶約束的

3、隨機測試方法，驗證芯片設計功能的正確性。這種驗證方法大大節(jié)省了時間和人力，提高了仿真效率，保證了設計的正確性。首先，從資源使用和工作速率兩個方面考慮，尋找到一種較優(yōu)的緩存分配釋放算法，并使用Verilog HDL描述緩存管理單元的硬件實現(xiàn);其次，為緩存管理單元搭建了基于通用驗證方法學思想的硬件仿真驗證平臺，使用System Verilog語言實現(xiàn);最后，為緩存管理單元建立FPGA測試平臺，在Altera的StratixⅣ系列開發(fā)板上實現(xiàn)

4、軟硬件聯(lián)合測試和驗證。
　　實驗表明，本文所使用的緩存分配釋放算法可以對緩存空間進行有效地分配與回收。驗證過程中所采用的基于斷言的驗證技術(shù)，可以很好地描述和控制時序關(guān)系。當斷言失敗時，仿真系統(tǒng)會根據(jù)失敗斷言的嚴重程度來決定是打印一條錯誤提示信息還是退出仿真過程，便于定位出錯的位置。而基于通用驗證方法學的驗證平臺，大幅提高了仿真效率，達到了較高的覆蓋率，保證了芯片設計功能的正確性。
　　本文所完成的設計以及所采用的驗證技術(shù)仍有