多資源單處理器及多核系統(tǒng)上節(jié)能調(diào)度問題的研究.pdf

1、隨著微電子技術(shù)的發(fā)展和嵌入式系統(tǒng)功能越來越強大，系統(tǒng)能耗已經(jīng)增加到電池供電和風冷散熱的極限，成為制約嵌入式發(fā)展的瓶頸。所以低功耗設(shè)計是嵌入式設(shè)計中需要考慮的重要因素。本文首先討論現(xiàn)在廣泛應(yīng)用的多資源單處理器系統(tǒng)的節(jié)能調(diào)度問題，然后討論代表未來多核發(fā)展趨勢的基于電壓島的多核系統(tǒng)的節(jié)能調(diào)度問題。
　　動態(tài)電壓縮放技術(shù)(DVS)和動態(tài)電源管理技術(shù)(DPM)是嵌入式系統(tǒng)廣泛應(yīng)用的兩種節(jié)能關(guān)鍵技術(shù)?，F(xiàn)在主流的嵌入式電子產(chǎn)品采用由支持DVS的

2、處理器和支持DPM的多個外設(shè)構(gòu)成的實時嵌入式系統(tǒng)，所以本文首先討論這種多資源單處理器系統(tǒng)的節(jié)能調(diào)度問題，其中系統(tǒng)采用幀任務(wù)模型，系統(tǒng)中實時任務(wù)的數(shù)目是固定的，并且考慮設(shè)備工作狀態(tài)切換的時間開銷和能量開銷。本文的目標是找到最優(yōu)的任務(wù)調(diào)度，它包括任務(wù)的執(zhí)行順序、任務(wù)頻率分配和設(shè)備工作狀態(tài)切換的時機。對于不同的任務(wù)模型，本文提出了基于0-1非線性規(guī)劃(0-1 INLP)的能耗優(yōu)化算法。
　　目前研究領(lǐng)域大量關(guān)于節(jié)能調(diào)度問題的研究主要集中

3、在單處理器和多處理器系統(tǒng)的節(jié)能調(diào)度，而未來多核系統(tǒng)將成為嵌入式系統(tǒng)的發(fā)展趨勢，但是關(guān)于多核系統(tǒng)的節(jié)能問題研究工作比較少。多核系統(tǒng)的電壓島技術(shù)將多核劃分成若干個電壓島，每個電壓島有獨立的電源管理系統(tǒng)，它綜合考慮了硬件設(shè)計的復雜性和電源管理效率，是多核系統(tǒng)節(jié)能技術(shù)的一種發(fā)展趨勢。本文討論了同構(gòu)電壓島（或簇）多核系統(tǒng)的節(jié)能調(diào)度問題，論文提出的節(jié)能調(diào)度算法綜合考慮了時間限制和頻率限制。首先，本文指出當不考慮任務(wù)截止時間約束時，電壓島的關(guān)鍵頻率序