全數(shù)字FM解調(diào)的ASIC設(shè)計(jì)實(shí)現(xiàn)與性能驗(yàn)證.pdf

1、為形成具有自主知識(shí)產(chǎn)權(quán)的全數(shù)字FM解調(diào)硬核，同時(shí)結(jié)合西南集成電路設(shè)計(jì)公司的項(xiàng)目，本論文重點(diǎn)研究了全數(shù)字FM解調(diào)的ASIC設(shè)計(jì)與實(shí)現(xiàn)。
　　 論文在簡(jiǎn)要介紹調(diào)頻體制的基礎(chǔ)上，對(duì)當(dāng)前的全數(shù)字FM解調(diào)方案進(jìn)行了深入分析，選擇了滿足給定指標(biāo)的數(shù)字解調(diào)方案，分別進(jìn)行了浮點(diǎn)數(shù)和定點(diǎn)數(shù)的系統(tǒng)仿真，以及FPGA驗(yàn)證，完成了解調(diào)模塊的版圖設(shè)計(jì)并流片。
　　 根據(jù)系統(tǒng)對(duì)解調(diào)性能的要求，選擇基于正交相關(guān)器的解調(diào)方案，并采用CIC濾波器作為信道

2、濾波器。根據(jù)對(duì)芯片低功耗、小型化的要求，本文對(duì)所提出的解調(diào)方案完成了定點(diǎn)數(shù)仿真，對(duì)技術(shù)實(shí)現(xiàn)中的關(guān)鍵問題進(jìn)行了研究分析并對(duì)部分模塊的實(shí)現(xiàn)提出了改進(jìn)優(yōu)化方案。
　　 論文首先詳細(xì)分析了當(dāng)前的全數(shù)字FM解調(diào)方案，依據(jù)系統(tǒng)參數(shù)要求，確定了符合性能要求的解調(diào)方案；在此基礎(chǔ)上，分別建立了系統(tǒng)的浮點(diǎn)數(shù)仿真模型和定點(diǎn)數(shù)仿真模型，并對(duì)系統(tǒng)仿真結(jié)果作了詳細(xì)分析，證明了該解調(diào)方案的可行性；再次，為了在短時(shí)間內(nèi)發(fā)現(xiàn)ASIC芯片設(shè)計(jì)過程中的所有錯(cuò)誤，同時(shí)

3、能夠更真實(shí)地模擬ASIC芯片運(yùn)行，并得到一些參考指標(biāo)，如芯片面積、功耗以及運(yùn)行頻率等，本文對(duì)解調(diào)方案進(jìn)行了FPGA驗(yàn)證；最后，對(duì)設(shè)計(jì)進(jìn)行了邏輯綜合、布局布線以及靜態(tài)時(shí)序分析等工作，完成了芯片的版圖設(shè)計(jì)，并在臺(tái)積電流片，同時(shí)，給出了詳細(xì)的芯片測(cè)試方案。
　　 本文的研究工作表明：基于正交相關(guān)器的解調(diào)方案，CIC濾波器對(duì)鄰近信道信號(hào)的抑制可以達(dá)到60dB以上，信噪比增益可以達(dá)到20dB，同時(shí)，在1 KHz信號(hào)帶寬內(nèi)，對(duì)寄生調(diào)幅信號(hào)的