BPSK數字解調的ASIC設計實現(xiàn)與性能驗證.pdf

1、為形成具有自主知識產權的BPSK數字解調IP核，同時結合重慶西南集成電路設計有限公司的研發(fā)項目，本文重點研究了BPSK數字解調的ASIC設計與實現(xiàn)。
　　 本文對技術實現(xiàn)中的載波恢復和碼元同步這兩個關鍵部分，進行了分析和優(yōu)化。根據載波相位快速跟蹤的要求，基于Hilbert鑒相算法來構建載波恢復環(huán)路，不僅提高了環(huán)路的鑒相速度，而且簡化了環(huán)路的結構；根據碼元快速同步的要求，基于Gardner算法來構建碼元同步環(huán)路，提高了環(huán)路的跟蹤速

2、度。
　　 本文首先在現(xiàn)有BPSK解調技術的基礎上，設計了一個新的解調方案；然后，建立起系統(tǒng)仿真模型，對解調模型進行了浮點數仿真，并通過仿真驗證，證明了本文所設計出的解調系統(tǒng)性能滿足公司所提出的性能指標；接著，為了實現(xiàn)低功耗和誤差控制進行了定點數仿真；再次，為了在短時間內發(fā)現(xiàn)ASIC芯片設計過程中的所有錯誤，同時能夠更真實地模擬ASIC芯片運行，并得到一些參考指標，如芯片面積、功耗以及運行頻率等，本文對解調方案進行了FPGA驗證