BPSK數(shù)字解調(diào)的ASIC設(shè)計(jì)實(shí)現(xiàn)與性能驗(yàn)證.pdf

1、為形成具有自主知識(shí)產(chǎn)權(quán)的BPSK數(shù)字解調(diào)IP核，同時(shí)結(jié)合重慶西南集成電路設(shè)計(jì)有限公司的研發(fā)項(xiàng)目，本文重點(diǎn)研究了BPSK數(shù)字解調(diào)的ASIC設(shè)計(jì)與實(shí)現(xiàn)。
　　 本文對(duì)技術(shù)實(shí)現(xiàn)中的載波恢復(fù)和碼元同步這兩個(gè)關(guān)鍵部分，進(jìn)行了分析和優(yōu)化。根據(jù)載波相位快速跟蹤的要求，基于Hilbert鑒相算法來(lái)構(gòu)建載波恢復(fù)環(huán)路，不僅提高了環(huán)路的鑒相速度，而且簡(jiǎn)化了環(huán)路的結(jié)構(gòu)；根據(jù)碼元快速同步的要求，基于Gardner算法來(lái)構(gòu)建碼元同步環(huán)路，提高了環(huán)路的跟蹤速

2、度。
　　 本文首先在現(xiàn)有BPSK解調(diào)技術(shù)的基礎(chǔ)上，設(shè)計(jì)了一個(gè)新的解調(diào)方案；然后，建立起系統(tǒng)仿真模型，對(duì)解調(diào)模型進(jìn)行了浮點(diǎn)數(shù)仿真，并通過(guò)仿真驗(yàn)證，證明了本文所設(shè)計(jì)出的解調(diào)系統(tǒng)性能滿足公司所提出的性能指標(biāo)；接著，為了實(shí)現(xiàn)低功耗和誤差控制進(jìn)行了定點(diǎn)數(shù)仿真；再次，為了在短時(shí)間內(nèi)發(fā)現(xiàn)ASIC芯片設(shè)計(jì)過(guò)程中的所有錯(cuò)誤，同時(shí)能夠更真實(shí)地模擬ASIC芯片運(yùn)行，并得到一些參考指標(biāo)，如芯片面積、功耗以及運(yùn)行頻率等，本文對(duì)解調(diào)方案進(jìn)行了FPGA驗(yàn)證