多速率接收機(jī)中同步技術(shù)的研究與實(shí)現(xiàn).pdf

1、本文結(jié)合國防基礎(chǔ)項(xiàng)目的要求，對多速率接收機(jī)中的載波同步、速率調(diào)整和定時(shí)同步技術(shù)的基本原理進(jìn)行了研究，選取了相應(yīng)的方法設(shè)計(jì)系統(tǒng)方案，完成了Matlab仿真及FPGA硬件實(shí)現(xiàn)。
　　分析對比了載波同步的不同實(shí)現(xiàn)方法，具體研究了Costas環(huán)載波同步實(shí)現(xiàn)相干解調(diào)的原理，包括DDS和環(huán)路濾波器的實(shí)現(xiàn)結(jié)構(gòu)，完成了Simulink仿真和性能測試。
　　通過對采樣率與符號率的關(guān)系及高數(shù)據(jù)率對系統(tǒng)處理難度的分析，研究了速率調(diào)整的實(shí)現(xiàn)方法，搭

2、建Simulink仿真結(jié)構(gòu)，完成測試。
　　選取了Gardner法實(shí)現(xiàn)定時(shí)同步，研究其實(shí)現(xiàn)原理，包括插值濾波器、誤差檢測器、NCO及環(huán)路濾波器。通過Matlab仿真發(fā)現(xiàn)高斯白噪聲比符號時(shí)延對定時(shí)同步的影響更大。針對環(huán)路存在定時(shí)抖動的問題，創(chuàng)新性的提出了一種在環(huán)路中添加預(yù)濾波器和環(huán)路系數(shù)模塊的方法，仿真結(jié)果表明該改進(jìn)方法能夠有效的減小定時(shí)抖動。
　　在上述研究的基礎(chǔ)上，編寫各個(gè)模塊的Verilog代碼，完成了Modelsim仿