基于FPGA的數(shù)字接收機(jī)同步技術(shù)研究與實(shí)現(xiàn).pdf

1、數(shù)字技術(shù)隨著科學(xué)技術(shù)的快速發(fā)展,已經(jīng)得到了非常廣泛的運(yùn)用。FPGA作為一種新穎的數(shù)字器件,越來(lái)越得到人們的青睞。在數(shù)字接收機(jī)中最重要的處理部分就是數(shù)字信號(hào)處理。而同步技術(shù)又是數(shù)字信號(hào)處理部分最核心的地方。所以,為了更深入的研究同步問(wèn)題,本次論文的主要研究課題方向確定為基于FPGA的數(shù)字接收機(jī)同步技術(shù)的研究與實(shí)現(xiàn)。
　　本論文首先根據(jù)軟件無(wú)線電中的數(shù)字信號(hào)處理的相關(guān)理論基礎(chǔ),在第二章中對(duì)數(shù)字信號(hào)處理中涉及到的信息采樣理論、多速率信號(hào)

2、處理、高效濾波器以及DDS進(jìn)行了深入研究與設(shè)計(jì),對(duì)濾波器的各種參數(shù)和性能做了詳盡的分析,包括CIC濾波器、半帶濾波器以及FIR濾波器,其中對(duì)同步理論也進(jìn)行了簡(jiǎn)明的闡述。緊接著在三、四和五章節(jié)中對(duì)數(shù)字下變頻技術(shù)和同步技術(shù)進(jìn)行了重點(diǎn)研究。數(shù)字下變頻技術(shù)研究中給出了具體的抽取方案以及各個(gè)濾波器的設(shè)計(jì)。同步技術(shù)主要研究了載波同步和定時(shí)同步,其中,載波同步采用的是科斯塔斯環(huán)來(lái)實(shí)現(xiàn);定時(shí)同步采用早遲積分同步環(huán)和Gardner符號(hào)定時(shí)同步算法分別來(lái)實(shí)

3、現(xiàn)。針對(duì)于以上三種不同算法,首先認(rèn)真研究了各個(gè)算法的理論知識(shí),深刻理解各個(gè)算法的內(nèi)涵,同時(shí)分析了硬件實(shí)現(xiàn)過(guò)程。隨后,在理論分析的基礎(chǔ)上,采用MATLAB對(duì)三種算法分別進(jìn)行了理論驗(yàn)證分析,得出了原理框圖和大量的有效數(shù)據(jù),為FPGA的實(shí)現(xiàn)提供了理論依據(jù)。
　　本論文在上述依據(jù)的基礎(chǔ)上分別提出了同步環(huán)的 FPG A實(shí)現(xiàn)方案。并在 Altera公司提供的Quartus II9.0集成開(kāi)發(fā)環(huán)境下,采用verilogHDL語(yǔ)言編程實(shí)現(xiàn),并采用