基于局域和周期結構的高速電路同步開關噪聲抑制研究.pdf

1、隨著集成電路向高速度、高密度、高功耗、低電壓和大電流的趨勢發(fā)展，電源分配網(wǎng)絡（PDN）中由數(shù)字器件開關和高速信號過孔切換所激發(fā)的同步開關噪聲（SSN）已成為高速電路設計主要的瓶頸之一。PDN中的噪聲會造成電源地平面間的電壓波動引發(fā)嚴重的電源完整性（PI）問題、會造成信號衰減引發(fā)嚴重的信號完整性（SI）問題和會影響鄰近電路的工作造成嚴重的電磁干擾（EMI）問題。由PDN噪聲所引發(fā)的問題，會隨著系統(tǒng)時鐘頻率的提高變得越來越嚴重。根據(jù)2008

2、年國際半導體技術路線圖（ITRS）的預測，到2022年片上時鐘頻率將達到14.3GHz，供電電壓將低至0.8V。這使得PDN中所容許的噪聲容限更小，目標阻抗更低。未來高速電路中GHz頻段的PDN噪聲將會更加嚴重，PDN設計將會面臨更大的挑戰(zhàn)。然而去耦電容對PDN噪聲抑制的帶寬有限，前人所提出的很多噪聲抑制方法又面臨著諸多缺陷而很難應用于工程實際。
　　在此背景下，本文專注于研究高速電路中同步開關噪聲的抑制。以實現(xiàn)工程應用為目標，提

3、出了新的可用于工程的結構，發(fā)展了新的方法改善電磁帶隙結構的缺陷。本論文的主要研究成果如下：
　　（1）提出了一類蘑菇狀的局域噪聲抑制結構，即蘑菇狀地平面結構、雙面蘑菇狀地平面結構和蘑菇狀電源島結構。并對蘑菇狀地平面（MGP）局域結構作了全面深入的研究。給出了預測MGP下截止頻率的等效電路和公式。詳細分析了MGP隨各參數(shù)變化的頻域特性，便于指導工程設計。從時域分析了MGP的實用性，證明了MGP對器件從電源吸取電流并沒有影響，克服了其

4、他平面型的局域結構的應用缺陷。最后從頻域探討了有效降低MGP的輸入阻抗的方法。
　　（2）針對平面EBG運用到內層時阻帶將會消失的問題，研究了埋置平面EBG結構和短路過孔陣列用于多層電路板中多平面對的噪聲抑制。發(fā)現(xiàn)了埋置平面EBG和短路過孔陣列混用時由電源、地和EBG層構成的兩平面對中具有相同的低頻特性這一現(xiàn)象，并做出了定性解釋。詳細討論和提出了降低埋置平面EBG下截止頻率的方法。與研究埋置平面EBG和短路過孔陣列混用時的高頻特性

5、的文獻一起，構成了埋置平面EBG的理論基礎。同時我們還研究了采用高介電常數(shù)薄介質厚度的埋置電容層和短路過孔陣列混用的噪聲抑制特性。
　?。?）針對過去一直沒有解決的EBG在通帶內特性惡化的應用缺陷問題，提出了在EBG邊界端接布洛赫阻抗的方法來改善EBG在通帶內的特性。以AI-EBG為例，根據(jù)我們所提出的模型首次得出了AI-EBG結構的色散關系解析表達式，由解析表達式預測的阻帶與全波仿真符合得較好。由色散關系得到了AI-EBG結構的

6、布洛赫阻抗表達式，分析了EBG結構邊界端接不同阻抗負載時的噪聲抑制特性。通過我們所提出的方法可以明顯降低EBG在通帶內的諧振，在通帶內的信號傳輸質量得到改善，同時端口的輸入阻抗曲線更加光滑，峰值已大大降低，可以更加容易的使端口的輸入阻抗?jié)M足目標阻抗的要求，緩解EBG結構對IC從電源吸取暫態(tài)電流能力的阻礙，為EBG結構的實用奠定了基礎。
　　（4）針對去耦電容在低頻和EBG結構在高頻分別具有良好的噪聲抑制特性，分析了去耦電容與EBG