

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、隨著SoC設(shè)計(jì)復(fù)雜度與上市時(shí)間的矛盾日益凸顯,功能驗(yàn)證已經(jīng)成為超大規(guī)模集成電路設(shè)計(jì)的嚴(yán)峻挑戰(zhàn)。本文以IP核及嵌入式處理器的功能驗(yàn)證為研究對(duì)象,分別對(duì)驗(yàn)證平臺(tái)、驗(yàn)證工具、仿真流程、驗(yàn)證方法進(jìn)行探索,系統(tǒng)地提出了高效的IP核設(shè)計(jì)驗(yàn)證方法與嵌入式處理器功能驗(yàn)證方法,顯著提高了SoC中關(guān)鍵基礎(chǔ)組件的驗(yàn)證效率,加速了SoC的設(shè)計(jì)驗(yàn)證進(jìn)程。本文的研究內(nèi)容與創(chuàng)新點(diǎn)主要包括以下四個(gè)方面:
1、基于虛擬SoC平臺(tái)的IP核設(shè)計(jì)驗(yàn)證方法。在計(jì)算
2、與通信的功能正交性理論指導(dǎo)下,對(duì)IP的內(nèi)部邏輯與通信接口進(jìn)行正交分離,并設(shè)計(jì)通用總線接口,提高了IP接口的設(shè)計(jì)復(fù)用性。采用SPIRIT標(biāo)準(zhǔn)構(gòu)建IP的設(shè)計(jì)與驗(yàn)證資源規(guī)范化描述庫,并提出了面向目標(biāo)SoC系統(tǒng)的IP自動(dòng)化集成流程.通過高層抽象建模方法,設(shè)計(jì)了包括系統(tǒng)級(jí)功能模型與外設(shè)行為模型在內(nèi)的虛擬SoC平臺(tái),為不同IP提供統(tǒng)一的驗(yàn)證環(huán)境。基于虛擬SoC平臺(tái),正交分解IP的功能驗(yàn)證激勵(lì)空間,分別優(yōu)化IP的通信接口與邏輯功能驗(yàn)證用例生成流程,有
3、效壓縮了激勵(lì)冗余度,提高了激勵(lì)生成的效率與可復(fù)用性。
2、嵌入式處理器時(shí)鐘精確模型設(shè)計(jì)方法與系統(tǒng)調(diào)用轉(zhuǎn)換方法。采用面向?qū)ο蠓椒?對(duì)處理器仿真模型的流水線架構(gòu)與功能模塊單元進(jìn)行分離建模與設(shè)計(jì),并基于穩(wěn)定流水線架構(gòu)對(duì)離散功能模塊開展快速重構(gòu),提高時(shí)鐘精確仿真模型對(duì)嵌入式處理器設(shè)計(jì)空間的搜索能力。面向目標(biāo)仿真程序中的系統(tǒng)調(diào)用請(qǐng)求,提出系統(tǒng)調(diào)用轉(zhuǎn)換的直通通道方法,采用時(shí)鐘精確仿真模型中的寄存器組模塊與總線接口模塊對(duì)系統(tǒng)調(diào)用的參數(shù)和
4、數(shù)據(jù)進(jìn)行提取和轉(zhuǎn)換,在虛擬系統(tǒng)與宿主系統(tǒng)之間進(jìn)行系統(tǒng)調(diào)用的傳遞與實(shí)現(xiàn),支持目標(biāo)程序的快速仿真和高效調(diào)試。
3、嵌入式處理器驗(yàn)證平臺(tái)與動(dòng)態(tài)仿真流程.建立由驗(yàn)證用例,隨機(jī)激勵(lì)生成器與資源庫,信號(hào)層驗(yàn)證子平臺(tái),仿真參考模型與結(jié)果檢測(cè),覆蓋率統(tǒng)計(jì)等部分所組成的嵌入式處理器驗(yàn)證平臺(tái),并基于該平臺(tái)提出了動(dòng)態(tài)仿真流程方法,將平臺(tái)調(diào)度流程與仿真流程相分離,設(shè)計(jì)平臺(tái)調(diào)度中心控制驗(yàn)證平臺(tái)的單向主控流程,設(shè)計(jì)仿真流程控制臺(tái)實(shí)現(xiàn)動(dòng)態(tài)循環(huán)的仿真流程
5、,實(shí)現(xiàn)了處理器驗(yàn)證平臺(tái)的一次靜態(tài)編譯、多次動(dòng)態(tài)隨機(jī)激勵(lì)生成與循環(huán)仿真,有效壓縮了編譯時(shí)間消耗,提高了仿真效率。
4、基于層次化架構(gòu)的處理器隨機(jī)激勵(lì)生成方法。提出處理器功能空間的層次化建模方法,基于處理器指令集進(jìn)行指令功能的聚合與抽象,根據(jù)功能粒度的不同構(gòu)建層次化驗(yàn)證資源庫,其中包括場景配置庫與功能操作庫,對(duì)處理器隨機(jī)激勵(lì)生成提供驗(yàn)證資源支持.基于驗(yàn)證資源庫,提出層次化的受約束隨機(jī)激勵(lì)生成方法,實(shí)現(xiàn)約束的分層設(shè)計(jì)、添加與單向
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 高效能嵌入式處理器IP核.pdf
- 高性能嵌入式媒體微處理器IP核設(shè)計(jì)研究.pdf
- Flash IP核在DSP處理器中的嵌入式應(yīng)用.pdf
- 嵌入式Java處理器SoC芯片的物理設(shè)計(jì).pdf
- 面向嵌入式處理器的代碼壓縮研究.pdf
- 高性能嵌入式處理器的FPGA驗(yàn)證.pdf
- 嵌入式處理器
- 基于SoC系統(tǒng)的嵌入式ADC IP核設(shè)計(jì).pdf
- 嵌入式DSP處理器的設(shè)計(jì)與驗(yàn)證.pdf
- IP流媒體嵌入式網(wǎng)絡(luò)處理器的實(shí)現(xiàn).pdf
- 面向多處理器核SOC的軟硬件協(xié)同驗(yàn)證平臺(tái)研究.pdf
- 面向嵌入式處理器的編譯優(yōu)化技術(shù)研究.pdf
- 嵌入式處理器內(nèi)存管理單元的設(shè)計(jì)和驗(yàn)證.pdf
- 嵌入式多核處理器核間通信方法的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 32位嵌入式RISC處理器核的VLSI實(shí)現(xiàn).pdf
- 高性能嵌入式RISC微處理器核設(shè)計(jì)研究.pdf
- 嵌入式處理器研究與實(shí)踐.pdf
- 嵌入式圖形處理器設(shè)計(jì).pdf
- 基于雙核處理器的嵌入式系統(tǒng)開發(fā)平臺(tái).pdf
- 面向汽車電子的嵌入式多處理器系統(tǒng)設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論