基于Microblaze多核結(jié)構(gòu)的信道譯碼技術(shù)研究.pdf

1、隨著無線通信技術(shù)的發(fā)展，標準和協(xié)議日新月異，在一定的時期內(nèi)各種標準的共存和各自的演進將一直存在，而實現(xiàn)各種無線通信環(huán)境下的無縫鏈接是實際應(yīng)用提出的要求，這對硬件無線電實現(xiàn)方式帶來了巨大沖擊。硬件無線電實現(xiàn)具有開發(fā)周期長、壽命短、成本高且一旦設(shè)計完成功能不能更改的致命弱點，難以滿足無線通信產(chǎn)業(yè)快速發(fā)展實現(xiàn)產(chǎn)業(yè)平滑升級的要求，軟件無線電（SDR）應(yīng)運而生。SDR的核心思想是無線電的通信功能盡可能的使用軟件實現(xiàn)，即在一個具有標準化和模塊化的開

2、放通用硬件平臺上，通過加載軟件的方式來實現(xiàn)無線電通信。在新一代的移動通信系統(tǒng)中，隨著MIMO、OFDM等新技術(shù)的應(yīng)用，基帶處理運算量大幅增加，對系統(tǒng)的靈活性要求更高，因此面向 IMT-Advanced新型基帶處理共性技術(shù)的研究具有重要價值，對加快推進基帶處理SDR進程，實現(xiàn)產(chǎn)業(yè)平滑升級具有重要意義。
　　本文在項目的支撐下展開基于Microblaze多核結(jié)構(gòu)的信道譯碼技術(shù)的研究，主要內(nèi)容如下：
　　1)在Xilinx Ver

3、tex-6 FPGA硬件平臺上，以EDK和ISE為開發(fā)工具，結(jié)合Xilinx核間通信機制，設(shè)計實現(xiàn)了基于兩種不同核間通信機制(BRAM和Mailbox)的適合信道碼譯碼的有效的具有通用性的多核并行譯碼硬件驗證平臺。
　　2)在基于兩種不同核間通信機制的 Microblaze多核并行譯碼硬件驗證平臺上，實現(xiàn)了基于WAVA譯碼算法并行分解的雙核咬尾卷積碼譯碼過程，并測試多核的加速比性能。
　　3)在兩種Microblaze多核并

4、行譯碼硬件驗證平臺上，實現(xiàn)了基于BVA譯碼算法并行的雙核咬尾卷積碼譯碼過程，并測試多核的加速比性能。
　　4)在基于BRAM核間通信機制的Microblaze多核并行譯碼硬件驗證平臺上，實現(xiàn)了基于和-積算法并行的雙核和五核LDPC碼譯碼過程，并測試多核的加速比性能。
　　綜上述，本文的主要工作是設(shè)計實現(xiàn)了基于BRAM和Mailbox核間通信機制的多核并行譯碼驗證平臺，并在這種譯碼驗證平臺上面實現(xiàn)了咬尾卷積碼和LDPC碼的相關(guān)