面向移動支付的小面積高性能SHA1-SHA256-SM3IP復用電路設計.pdf_第1頁
已閱讀1頁，還剩75頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、隨著移動支付的迅速發(fā)展，如何保障信息安全越來越重要。密碼技術(shù)對信息安全的保護十分重要。Hash算法，作為密碼技術(shù)的重要組件，在各種密碼、通信協(xié)議如文件校驗、數(shù)字簽名、密鑰交換協(xié)議、消息認證中應用廣泛。
　　Hash算法飛速發(fā)展的現(xiàn)狀，導致了兩個問題，一個是舊算法與新算法在應用于產(chǎn)品時的更新?lián)Q代問題，另外一個是基于應用環(huán)境的安全性選擇不同算法時的復用問題。為了解決這兩個問題，本文實現(xiàn)SHA-1/SHA-256/SM3算法的IP復用電

2、路，在支持多種算法的同時，具有小面積高性能的優(yōu)勢。針對SHA-1算法、SHA-256算法和國家密碼管理局SM3算法壓縮運算單元的特點，實現(xiàn)了各算法基本迭代方式和循環(huán)展開方式的電路設計，并在此基礎(chǔ)上，對各算法加入流水線進行電路設計，并基于Model Sim完成所有電路設計的安全功能測試。
　　文章基于Xilinx Virtex-6 FPGA對各電路設計進行了FPGA實現(xiàn)并做出性能分析，與國內(nèi)外最新研究對比，本文所設計SHA-1、SH

3、A-256、SM3以及IP復用電路在較小面積開銷的情況下，F(xiàn)PGA最大吞吐率可分別達到5.17 Gbps、3.93 Gbps、4.68Gbps、0.964Gbps?；贏RM7TDMI-S內(nèi)核建立Hash電路片上系統(tǒng)，并使用Xilinx KC705開發(fā)板對各電路設計進行FPGA驗證。
　　本文基于SMIC130nm CMOS標準單元庫對各電路設計進行ASIC實現(xiàn)并做出性能分析，與國內(nèi)外最新研究對比，本文所設計SHA-1、SHA-2

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論