2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩86頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、隨著集成電路集成度越來越高,速度越來越快,功能越來越強大,集成電路對高速和低功耗的需求也越來越高。觸發(fā)器是數(shù)字集成電路中的關(guān)鍵部件,對數(shù)字集成電路系統(tǒng)的性能有重要影響,高性能觸發(fā)器的設(shè)計一直是數(shù)字系統(tǒng)設(shè)計的重要任務(wù)。
   BiCMOS工藝是將CMOS和雙極型器件同時集成在一塊芯片上的技術(shù),使設(shè)計的電路既有CMOS電路的高集成度,低功耗的優(yōu)點,又有雙極型電路的高速大驅(qū)動能力的優(yōu)勢,已經(jīng)成為目前國際學(xué)術(shù)界研究的熱點之一。與傳統(tǒng)的主

2、從型觸發(fā)器相比,脈沖型觸發(fā)器具有結(jié)構(gòu)簡單、軟邊沿、低延時等優(yōu)點,因此得到越來越廣泛的應(yīng)用。本文提出了一種基于BiCMOS的脈沖式觸發(fā)器的通用結(jié)構(gòu)和設(shè)計方法,并設(shè)計出三種性能優(yōu)異的BiCMOS雙邊沿脈沖式D觸發(fā)器(PNP-PNP-DEDFF、PNP-NPN-DEDFF和NPN-NPN-DEDFF);為了在雙電源供電的高性能電路中完成電平轉(zhuǎn)換功能,本文提出了基于BiCMOS的脈沖式電平轉(zhuǎn)換觸發(fā)器的通用結(jié)構(gòu)和設(shè)計方法,并設(shè)計了三種性能優(yōu)異的B

3、iCMOS雙邊沿脈沖式電平轉(zhuǎn)換觸發(fā)器(PNP-PNP-DELCFF、NPN-NPN-DELCFF和PNP-NPN-DELCFF)。
   MCML(MOS Current-Mode Logic)電路由于具有高速低擺幅,抗串?dāng)_能力強等特點,特別是適合在高頻高速下工作的優(yōu)點,越來越受到廣泛重視。多值信號可以提高傳輸線與集成電路的信息密度和處理信息的能力,為解決集成電路中互連線增多帶來的一系列問題提供了一種有效的解決方法。本文基于MC

4、ML結(jié)構(gòu)和多值設(shè)計理論,提出了一種新型的MCML三值D型觸發(fā)器(MCML-TDFF)和一種MCML四值D型觸發(fā)器(MCML-QDFF),在此基礎(chǔ)上,設(shè)計了一種基于BiCMOS工藝的高性能CML三值D型觸發(fā)器(BiCMOS-CML-TDFF),很好的結(jié)合了BiCMOS電路和CML結(jié)構(gòu)的優(yōu)點,適合于高速和高工作頻率的多值電路。
   本文所設(shè)計的觸發(fā)器均采用TSMC180nm工藝,使用HSPICE進(jìn)行模擬和驗證,結(jié)果表明,所設(shè)計的觸

5、發(fā)器均具有正確的邏輯功能和良好的瞬態(tài)特性。設(shè)計的三種BiCMOS雙邊沿脈沖式D型觸發(fā)器PNP-PNP-DEDFF、PNP-NPN-DEDFF和NPN-NPN-DEDFF與已有文獻(xiàn)提出的三種先進(jìn)的BiCMOS D型觸發(fā)器相比,功耗分別減少78-4%~91.2%,80.8%~92.1%和80.0%~91.8%,PDP分別減少48.1%~95.5%,49.1%~95.6%和45.5%~95.3%。同時,所設(shè)計的BiCMOS雙邊沿脈沖式D型觸發(fā)

6、器能很好的驅(qū)動500fF的大負(fù)載,遠(yuǎn)遠(yuǎn)超過CMOS脈沖式D型觸發(fā)器的驅(qū)動能力。設(shè)計的三種BiCMOS雙邊沿脈沖式電平轉(zhuǎn)換觸發(fā)器PNP-PNP-DELCFF、NPN-NPN-DELCFF和PNP-NPN-DELCFF與已有文獻(xiàn)提出的三種先進(jìn)的電平轉(zhuǎn)換觸發(fā)器相比,D-Q延時分別減小15.5%~48.5%,3.5%~41.2%和8.1%~43.9%,PDP分別減少9.2%~48.9%,3.0%~42.7%和3.7%~43.1%。同時,新設(shè)計的

7、BiCMOS雙邊沿脈沖式電平轉(zhuǎn)換觸發(fā)器能很好的驅(qū)動100fF的大負(fù)載,大大超過CMOS脈沖式電平轉(zhuǎn)換觸發(fā)器的驅(qū)動能力。新設(shè)計的MCML三值D型觸發(fā)器MCML-TDFF和基于BiCMOS工藝的CML三值D型觸發(fā)器BiCMOS-CML-TDFF與已有文獻(xiàn)提出的三種先進(jìn)的三值D型觸發(fā)器相比,平均D-Q延時分別減少了94.8%~98.1%和95.6%~98.4%,PDP分別減少了29.7%~75.1%和16.2%~70.4%。因此,利用本文提出

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論