基于FPGA的數(shù)字上下變頻器的研究與設(shè)計.pdf

1、本論文研究的主要內(nèi)容是基于現(xiàn)場可編程邏輯門陣列（FPGA）的數(shù)字上下變頻器的設(shè)計與實現(xiàn)。設(shè)計基于軟件無線電模塊化、標準化的思想，以多速率信號處理理論為核心，采用軟件無線電的架構(gòu)和FPG A技術(shù)，在對軟件無線電臺的數(shù)字上下變頻器系統(tǒng)的方案進行研究與設(shè)計的基礎(chǔ)上，研究各個功能模塊的高效算法。文中首先介紹的是積分梳狀（CIC）濾波器和半帶（HB）濾波器相結(jié)合的多速率抽取插值濾波模塊，為了補償積分梳狀濾波器的通帶衰減，設(shè)計引入了二階多項式補償（

2、ISOP）濾波器。接下來介紹了脈沖成型濾波器模塊和采用了分布式算法結(jié)構(gòu)的信道匹配濾波器模塊，最后分別介紹的是坐標旋轉(zhuǎn)矢量（CORDIC）算法和基于查找表（LUT）的數(shù)控振蕩器（NCO）模塊。
　　本文主要研究的工作是圍繞如何將抽取、插值濾波器和混頻器等功能結(jié)合在一起，尋找最優(yōu)化的設(shè)計，最大限度減少數(shù)字上下變頻的運算量，使得在有限的硬件邏輯資源條件下，完成多采樣率和上下變頻的功能。
　　本設(shè)計采用自頂向下模塊化的設(shè)計方法，按需

3、要實現(xiàn)的系統(tǒng)功能將數(shù)字上下變頻器劃分為基本模塊單元。根據(jù)系統(tǒng)設(shè)計的技術(shù)指標要求，整個設(shè)計應(yīng)用Altera開發(fā)環(huán)境QuartusⅡ9.1作為綜合、布局布線工具，系統(tǒng)中各個模塊均采用Verilog HDL語言編程實現(xiàn)，結(jié)合 Matlab2011b進行濾波器參數(shù)輔助設(shè)計，使用 Mentor公司的Modelsim6.5b仿真工具進行功能驗證及時序仿真，并以Altera公司的CycloneⅢ系列的 EP3C40Q240C8芯片為硬件平臺，對其進行