HEVC中的DCT硬件架構(gòu)設(shè)計(jì)與HLS實(shí)現(xiàn)研究.pdf

1、ITU-T和ISO/IEC于2013年1月發(fā)布了一項(xiàng)新的視頻壓縮標(biāo)準(zhǔn)—HEVC。HEVC是繼H.264之后的新一代視頻壓縮標(biāo)準(zhǔn)，與H.264相比，HEVC的壓縮效率高出一倍，HEVC標(biāo)準(zhǔn)的出現(xiàn)解決了視頻分辨率更高、視頻數(shù)據(jù)量更大、存儲(chǔ)和傳輸變得更加困難等難題。
　　DCT變換在圖像視頻壓縮領(lǐng)域的應(yīng)用非常廣泛，作為視頻圖像壓縮的必要環(huán)節(jié)，DCT算法是圖像視頻編碼算法中最活躍的研究部分之一。HEVC標(biāo)準(zhǔn)中的DCT變換是非常重要的預(yù)壓縮

2、過(guò)程，由于HEVC標(biāo)準(zhǔn)中需要對(duì)視頻序列預(yù)測(cè)多個(gè)方向，然后通過(guò)壓縮反饋獲得最佳預(yù)測(cè)方向，因此需要多次執(zhí)行DCT部分，所以DCT的高效實(shí)現(xiàn)顯得十分重要。另外，HEVC對(duì)于整幅圖像有更為靈活的分塊機(jī)制，其中大尺寸的分塊也會(huì)為相應(yīng)尺寸的DCT變換帶來(lái)不便，因此對(duì)大尺寸DCT變換的硬件實(shí)現(xiàn)研究顯得尤為迫切。
　　本文主要介紹了HEVC視頻壓縮編碼流程中的DCT變換過(guò)程，并針對(duì)HEVC中DCT的大尺寸計(jì)算這一點(diǎn)，完成了兩種DCT硬件架構(gòu)的設(shè)計(jì)

3、及HLS(High-level Synthesis)實(shí)現(xiàn)。本文的主要工作成果有：提出了以下兩種硬件架構(gòu)：
　　(1)基于矩陣相乘的DCT硬件架構(gòu)及實(shí)現(xiàn)。根據(jù)資源利用率、處理延遲以及數(shù)據(jù)吞吐率這三個(gè)指標(biāo)由 HLS方法進(jìn)行綜合實(shí)現(xiàn)和優(yōu)化，使得綜合結(jié)果達(dá)到了5.56Gsps的數(shù)據(jù)吞吐率，滿足了4K視頻實(shí)時(shí)傳輸吞吐率。
　　(2)基于蝶形算法的DCT硬件架構(gòu)及實(shí)現(xiàn)。根據(jù)蝶形算法的運(yùn)算原理，本文采用HLS方法對(duì)其進(jìn)行了設(shè)計(jì)實(shí)現(xiàn)，與已有

4、論文中DCT硬件結(jié)構(gòu)實(shí)現(xiàn)結(jié)果進(jìn)行了比較和分析。并以處理延遲以及數(shù)據(jù)吞吐率作為優(yōu)化目標(biāo)進(jìn)行HLS優(yōu)化設(shè)計(jì)，所完成的實(shí)現(xiàn)綜合結(jié)果獲得了6.77Gsps的數(shù)據(jù)吞吐率，比已有文獻(xiàn)的實(shí)現(xiàn)結(jié)果相比獲得了更高的數(shù)據(jù)吞吐率，且該實(shí)現(xiàn)可以應(yīng)用于8K視頻實(shí)時(shí)壓縮。
　　本文重點(diǎn)研究了HEVC中的整數(shù)DCT變換算法架構(gòu)設(shè)計(jì)、HLS實(shí)現(xiàn)及其關(guān)鍵技術(shù)。在設(shè)計(jì)過(guò)程中解決了資源利用率過(guò)高、處理延遲過(guò)大和數(shù)據(jù)吞吐率無(wú)法達(dá)到目標(biāo)值等問(wèn)題；同時(shí)采用HLS方法完成了硬