基于FPGA的雷達(dá)運(yùn)動(dòng)目標(biāo)檢測(cè)系統(tǒng)設(shè)計(jì).pdf

1、雷達(dá)工作的電磁環(huán)境比較復(fù)雜，經(jīng)常受到各種雜波干擾。為了提取出所需目標(biāo)，需要對(duì)雜波進(jìn)行抑制。在工程實(shí)現(xiàn)中，一般采用動(dòng)目標(biāo)顯示、動(dòng)目標(biāo)檢測(cè)、恒虛警和雜波圖等方法來(lái)實(shí)現(xiàn)。現(xiàn)場(chǎng)可編程邏輯門陣列（FPGA）處理速率高，帶寬大，配合DDR3強(qiáng)大的緩存能力，可以實(shí)現(xiàn)對(duì)雷達(dá)回波數(shù)據(jù)的高速處理。
　　本論文對(duì)運(yùn)動(dòng)目標(biāo)檢測(cè)的相關(guān)算法進(jìn)行了仿真分析，給出了工程實(shí)現(xiàn)方式，論文主要從以下幾點(diǎn)展開的：
　　1.從鋸齒線性調(diào)頻連續(xù)波雷達(dá)的工作原理出發(fā)，仿

2、真了抑制固定地物雜波的動(dòng)目標(biāo)顯示技術(shù)。比較了動(dòng)目標(biāo)顯示的不同實(shí)現(xiàn)方式和優(yōu)缺點(diǎn)；針對(duì)動(dòng)目標(biāo)檢測(cè)技術(shù)，給出兩種多普勒濾波器組的實(shí)現(xiàn)方式；針對(duì)雷達(dá)信號(hào)檢測(cè)時(shí)的恒虛警檢測(cè)處理，給出了四種恒虛警電路的實(shí)現(xiàn)方式；利用零通道幅度信息，建立了零速雜波圖，并給出了超雜波檢測(cè)方法；針對(duì)多普勒聚心技術(shù)，給出了工程實(shí)現(xiàn)方式。
　　2.完成了硬件平臺(tái)的設(shè)計(jì)。給出了信號(hào)處理板的結(jié)構(gòu)框圖，該處理板板間和板內(nèi)數(shù)據(jù)傳輸帶寬大，可以滿足內(nèi)外接口需求。給出了該硬件平臺(tái)

3、的 FPGA資源，該 FPGA集成度高，功耗低，并且能夠反復(fù)編程；內(nèi)部流水處理，能夠大大降低處理延時(shí)，提高數(shù)據(jù)處理速度；有著更多的邏輯資源、乘法器和控制器等硬件資源，可以快速的進(jìn)行信號(hào)處理和邏輯控制。FPGA內(nèi)部存儲(chǔ)空間有限，在進(jìn)行數(shù)據(jù)處理的過(guò)程中需要緩存大量的數(shù)據(jù)。DDR3由于具有高速、大容量存儲(chǔ)等優(yōu)點(diǎn)，可以很好的與FPGA配合來(lái)實(shí)現(xiàn)數(shù)據(jù)緩存的功能。
　　3.給出了雷達(dá)信號(hào)處理的運(yùn)動(dòng)目標(biāo)檢測(cè)方案。設(shè)計(jì)了動(dòng)目標(biāo)顯示、動(dòng)目標(biāo)檢測(cè)、恒