高k-金屬柵的可靠性研究.pdf

1、CMOS集成電路已成為現(xiàn)代信息科學技術的產業(yè)基礎，產業(yè)界為了追求高性能、低功耗以及低成本，不斷提高集成電路的集成度，這使得晶體管特征尺寸越來越小，晶體管的溝道長度和柵介質的厚度也急劇減小。傳統(tǒng)SiO2介質的厚度已經達到材料的物理極限，由此造成了柵漏電流和功耗的急劇增加。為了克服柵漏電流問題，高k介質HfO2成為最合適的替換材料;為了解決HfO2介質與傳統(tǒng)的多晶硅柵材料不兼容的問題，金屬柵材料也被應用到柵結構之中。由此，高k/金屬柵技術作

2、為一項革命性的技術被引入到CMOS集成電路中，但是由于HfO2本身結晶溫度低、與Si襯底以及金屬電極接觸界面較差，另外在薄膜沉積過程中容易產生高濃度的氧空位等缺陷，使得以HfO2為柵介質的MOSFET的可靠性尤其是NMOSFET的可靠性受到了巨大的挑戰(zhàn)。因此，本文主要研究了SiO2/HfO2/TiN/TiAl/TiN/W這種柵結構的NMOSFET器件的可靠性問題，包括以下幾個方面:時變擊穿(TDDB)、應力引起的漏電流(SILC)以及正

3、偏壓不穩(wěn)定性(PBTI)。
　　(1)在TDDB特性研究方面，主要分析了器件在不同電壓應力和溫度應力下的TDDB壽命，采用E模型外推出器件在正常工作電壓下的TDDB壽命達到10年，電壓加速因子為1.59cm/MV。在保持電壓應力一定時，利用器件的TDDB壽命與溫度之間的阿列尼烏斯(Arrhenius)關系，計算得到HfO2/SiO2介質結構的本征偶極勢p0為1.370e(A)，本征激活能△H*0為2.274eV。
　　(2)

4、在SILC特性研究方面，主要研究了NMOSFET在電壓應力作用下SILC的退化情況，通過測試得到SILC與監(jiān)測電壓Vg的圖譜，找到與陷阱相關的SILC峰值位置，一個位于-0.25V，一個位于0.8～1.0V。通過對峰值位置的表面勢和能帶結構計算，得到位于-0.25V處的SILC峰值對應于HfO2介質層中的體陷阱—中性氧空位V0，對應于Si導帶最小值下方的0.51eV處;位于0.8～1.0V處的SILC峰值對應于界面SiO2中的界面陷阱，

5、對應于Si表面導帶底附近。根據-0.25V峰值位置處對應的陷阱產生速率要遠遠大于0.8～1.0V處對應的陷阱產生速率，推出HfO2介質層先于界面SiO2發(fā)生擊穿，是決定整個介質退化主要因素。
　　(3)在PBTI特性研究方面。首先，分析了器件在不同電壓應力下的PBTI退化現(xiàn)象，得到閡值電壓的漂移△Vt與應力時間t滿足冪函數關系，冪指數n不受電壓應力的影響;閾值電壓的漂移△Vt與電壓應力滿足指數增長關系，利用該關系推算器件在正常工作

6、條件下的PBTI壽命。在T=125℃，Vg=1V時，器件的PBTI壽命為3350s，遠遠低于之前計算的TDDB壽命，由此得出，對基于高k/金屬柵的NMOSFET，器件在柵介質的發(fā)生擊穿之前就會因為閡值電壓的過分漂移而失效，PBTI才是高k/金屬柵最主要的可靠性限制因素。其次，分析了器件在不同溫度應力下的PBTI退化。閾值電壓的漂移與溫度之間的關系不是傳統(tǒng)意義上的阿列尼烏斯(Arrhenius)關系，需要根據溫度區(qū)間分段處理。當溫度T≤7