EEPROM中柵氧化層的可靠性研究.pdf

1、隨著器件尺寸的縮小，非易失性存儲器和其他半導體器件一樣，面臨著可靠性的問題。由于EEPROM器件經(jīng)常工作在高電場應力之下，與之密切相關的對柵氧化層的質(zhì)量以及應力引起的退化的研究，成為其發(fā)展過程中最為重要的課題之一。 論文首先討論了EEPROM的可靠性問題及其機制，主要針對EEPROM保持特性進行了研究。在溫度加速應力實驗中，通過理論推導和實驗驗證的方法得出了保持特性的溫度模型，發(fā)現(xiàn)單元閾值電壓漂移隨應力時間呈現(xiàn)兩段式退化。在電應

2、力加速實驗中，根據(jù)理論在FN隧穿機制下推導了模型，閾值漂移同應力電壓存在著一一對應關系，并且在雙對數(shù)坐標下閾值電壓退化量與時間呈線性關系，閾值電壓退化的斜率隨著外加電壓的增加而增大。 論文主要研究了與EEPROM數(shù)據(jù)泄漏的機制密切相關的柵氧化層的退化問題。在對NMOSFET。超薄柵氧化層的SILC問題研究中進行了斜坡電壓和恒定應力條件下的實驗。 在斜坡電壓實驗中，發(fā)現(xiàn)不同柵氧厚度（Tox=1．4nm、4nm、7nm）的器

3、件在V-Ramp下測得的柵電流的變化現(xiàn)象不同，分析其現(xiàn)象是由于在不同柵氧化層厚度下，SILC電流產(chǎn)生的機制不同，并且發(fā)現(xiàn)高溫會加劇氧化層的擊穿。 在恒定柵電壓應力實驗中，對柵氧厚度為Tox=4nm和Tox=1．4nm的器件施加負柵壓應力的實驗結果發(fā)現(xiàn)其閾值電壓漂移隨應力時間的變化不同，出現(xiàn)此差異是由于隨著柵氧化層厚度不同，氧化層陷阱電荷和界面陷阱對器件參數(shù)的影響的主導作用不同。對于Tox=4nm器件閾值電壓漂移出現(xiàn)轉向（turn

4、around）的現(xiàn)象，在應力初期氧化層中正電荷的俘獲占主導地位使得閾值漂移出現(xiàn)負向漂移，此后隨應力時間增加氧化層中負電荷俘獲的影響開始逐漸顯著從而使閾值漂移發(fā)生轉向；對于Tox=1．4nm的器件無論施加的柵電壓應力方向如何，閾值電壓的漂移均為正向，并且隨著應力時間增加而增大，這是由于當柵氧化層厚度降低，界面陷阱的效應相比陷阱電荷對器件的影響更為顯著，從而導致閾值電壓隨時間正向漂移，并且與應力時間符合指數(shù)的規(guī)律。 為研究GIDL效

5、應對器件的影響，進行了對Tox=1．4nm和4nm的NMOSFET器件施加GIDL應力的實驗，發(fā)現(xiàn)GIDL應力后器件的GIDL隧穿電流IGIDL都隨著應力時間增大而減小，說明在GIDL應力情形下空穴都注入到了柵中。而閾值電壓的變化情況，對于Tox=1．4nm的器件，閾值電壓隨著應力時間的增加而逐漸變大；對于Tox=4nm的器件，閾值電壓則是隨著應力時間先減小而后增加。分析此變化現(xiàn)象不同的原因，是由于交疊區(qū)界面附近的空穴以及界面陷阱對于閾