銅電阻測試儀中控制器電路與DDS系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf_第1頁
已閱讀1頁，還剩69頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、本論文重點(diǎn)研究了用于銅電阻測試儀的核心部件，它包括微控制器電路和基于FPGA的DDS模塊。
　　論文完成了銅電阻測量儀系統(tǒng)的總體結(jié)構(gòu)設(shè)計(jì)，它包括采用飛利浦公司的32位 ARM7微控制器、基于FPGA的DDS模塊、測量電路、鍵盤輸入及顯示模塊。通過鍵盤和液晶配合，設(shè)置待測電阻的測量條件并送微控制器儲(chǔ)存。微控制器將命令通過 SPI總線向 DDS模塊發(fā)布，從 FPGA輸出的直接數(shù)字頻率合成的正弦波信號控制電阻測量部分的恒流源電路。

2、>　　論文完成了微控制器、鍵盤輸入及顯示模塊部分的軟硬件設(shè)計(jì)和實(shí)現(xiàn)。重點(diǎn)研究并完成了電阻測量儀系統(tǒng)的核心部分 DDS模塊的電路設(shè)計(jì)。采用硬件描述語言，完成了DDS系統(tǒng)中的相位累加器、查找表 ROM、D/A轉(zhuǎn)換器和低通濾波器四部分的設(shè)計(jì)。在相位累加器的設(shè)計(jì)中，為提高運(yùn)算速度，加法器采用四級流水線技術(shù)，累加結(jié)果的高10位作為尋址查找表的地址；為等效增大查找表 ROM的容量，存儲(chǔ)數(shù)據(jù)時(shí)利用波形的對稱性存儲(chǔ)其四分之一個(gè)周期，其他地址通過變換來進(jìn)

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論