基于復(fù)雜網(wǎng)絡(luò)的嵌入式軟件功耗優(yōu)化研究.pdf

1、近年來(lái)，隨著移動(dòng)設(shè)備、嵌入式設(shè)備的普及，移動(dòng)處理、嵌入式應(yīng)用的大量涌現(xiàn)，以及通用微處理器工藝水平和主頻的不斷提升，雙核乃至四核的出現(xiàn)，計(jì)算機(jī)芯片工作頻率和系統(tǒng)復(fù)雜度的不斷提高，功耗最小化成為電路和系統(tǒng)中最主要的設(shè)計(jì)目標(biāo)之一。功耗日益成為設(shè)計(jì)者必須關(guān)心的問(wèn)題，功耗問(wèn)題也己成為制約處理器發(fā)展的一個(gè)重要瓶頸。因此功耗優(yōu)化的研究越來(lái)越重要，在這樣的形式下，本文提出了新功耗優(yōu)化算法。
　　 由于軟件功能的不斷增強(qiáng)以及軟件在系統(tǒng)中所占比重的

2、不斷增大，使得軟件功耗成為降低嵌入式系統(tǒng)能耗的重要技術(shù)。本文就是從軟件級(jí)別結(jié)合復(fù)雜網(wǎng)絡(luò)的特征來(lái)對(duì)從程序提取出來(lái)的DFG圖(數(shù)據(jù)流圖)進(jìn)行優(yōu)化，本文一共提出了兩種優(yōu)化的算法。
　　 本文首先介紹了當(dāng)前功耗問(wèn)題的嚴(yán)重性的時(shí)代背景，綜述了國(guó)內(nèi)外的研究現(xiàn)狀，指出了功耗優(yōu)化研究的意義。文章介紹了從功耗研究的各個(gè)方向，包括動(dòng)態(tài)電壓和頻率管理、動(dòng)態(tài)功耗、靜態(tài)功耗、采用格雷編碼、冷調(diào)度技術(shù)以及代碼級(jí)別的循環(huán)優(yōu)化和內(nèi)聯(lián)優(yōu)化，并簡(jiǎn)單陳述了本文的核心