基于FPGA的視頻監(jiān)控終端的設計與實現(xiàn).pdf

1、視頻監(jiān)控終端是多媒體領域的重要設備之一。隨著圖像處理技術和微處理器技術的快速發(fā)展,視頻監(jiān)控終端正逐漸走向高度集成化、設備小型化、應用多樣化及組網(wǎng)靈活化?；贒SP處理器的視頻解決方案雖然具有高性能,但是處理器更新速度快導致設備生命周期短、升級成本較高。然而基于FPGA的全新DSP設計流程和軟核處理器系統(tǒng)卻能夠很好地彌補以上缺點,符合視頻監(jiān)控的發(fā)展要求。
　　 本論文正是基于這個思路背景,對基于FPGA平臺的視頻監(jiān)控終端設備進行了

2、設計與實現(xiàn)。實現(xiàn)的主要功能包括視頻壓縮編碼、音頻壓縮編碼、雙向報警控制、串行監(jiān)控單元、以太網(wǎng)傳輸?shù)?。本文主要工作概況如下:
　　 (1)視頻處理模塊是系統(tǒng)研究設計中的最核心部分,主要包含:視頻采集、預處理、顯示、壓縮編碼。其中壓縮編碼的原理采用H.264標準,利用MATLAB、DSP Builder、QrartusⅡ等軟件的聯(lián)合開發(fā)方式,在FPGA上實現(xiàn)了對視頻的幀內預測、整數(shù)變換和量化。本文首先提出各模塊的設計方案,然后簡要介

3、紹所涉及的圖像和視頻處理技術,進而詳細地描述各部分的設計思路與實現(xiàn)流程。
　　 (2)基于NiosⅡ軟核處理器系統(tǒng)進行了軟件開發(fā),主要在μC/OS-Ⅱ操作系統(tǒng)上移植LwIP協(xié)議棧,實現(xiàn)了10/100M自適應以太網(wǎng)傳輸功能。并開發(fā)了數(shù)據(jù)調配、系統(tǒng)管理等應用程序。該部分內容包括軟核特點的介紹,應用SOPC Builder搭建基礎的硬件平臺,最后描述以太網(wǎng)絡傳輸程序的開發(fā)過程。
　　 (3)設計實現(xiàn)了基于ADPCM算法的音頻壓

4、縮編碼、RS232/RS485串行通信、16路雙向開關量報警控制;并將后兩個運算量小的模塊集成進NiosⅡ軟核處理器系統(tǒng),音頻和視頻處理模塊則獨立并行運行,使系統(tǒng)的處理效率得到很大的提升。
　　 (4)在實現(xiàn)軟硬件集成后,本文提出了詳細的系統(tǒng)測試方案,并依次對各個模塊進行了測試。通過對測試結果分析表明:系統(tǒng)在100MHz時鐘下工作正常,性能與達芬奇處理器相當,而成本更低且具有靈活配置特性,基本滿足數(shù)字視頻監(jiān)控終端對高集成度和低升