基于超薄虛擬襯底上的應(yīng)變MOS的研究.pdf

1、隨著集成電路的發(fā)展，器件尺寸越來越小，集成電路集成度越來越高，但與此同時，半導(dǎo)體也面臨著由材料和器件本身所帶來的一些小尺寸問題。應(yīng)變材料由于其特殊的能帶結(jié)構(gòu)，以及較小的有效質(zhì)量，較低的散射率等特點，能夠大大提高載流子的遷移率，因此利用應(yīng)變材料做器件是提高器件性能的有效方法。
　　應(yīng)變的引入方式分為兩種：全局應(yīng)變和局部應(yīng)變，全局應(yīng)變更是因其較大的應(yīng)變量、不受尺寸限制、能夠通過控制Ge含量來控制應(yīng)變量等優(yōu)勢得到人們重視。而決定全局應(yīng)變

2、的主要因素又是虛擬襯底的制備。SiGe虛擬襯底中Ge含量以及弛豫度決定全局應(yīng)變Si的應(yīng)變量，Ge含量越高、弛豫度越大，應(yīng)變Si的應(yīng)變量越大，但是由于臨界厚度的關(guān)系，要制備Ge含量高弛豫度大的虛擬襯底，就必須外延很厚的虛擬襯底，過厚的虛擬襯底影響后續(xù)器件的性能及其集成問題。
　　本論文正是針對上述問題，通過對虛擬襯底SiGe層弛豫機理的研究，設(shè)計超薄SiGe虛擬襯底的制作方法并試制，最后通過TCAD器件仿真工具對虛擬襯底上的MOS器

3、件進行模擬仿真。
　　通過Si襯底上外延SiGe膜的弛豫機理的討論，從失配位錯的角度入手，分析失配位錯和SiGe層應(yīng)力弛豫的關(guān)系，并對應(yīng)力弛豫模型進行分析，清楚知道位錯的形成有利于層中應(yīng)變的弛豫，最后對虛擬襯底材料的測試表征技術(shù)進行分析；
　　在研究位錯、弛豫機理的基礎(chǔ)上，通過與其他制備虛擬襯底的方法進行對比，設(shè)計了三種實現(xiàn)超薄 SiGe虛擬襯底的制備方法，采用 Ar+離子注入法成功制備200nm超薄SiGe虛擬襯底，最后對

4、其結(jié)果進行測試表征，通過XRD測試，發(fā)現(xiàn)SiGe層中應(yīng)力被有效弛豫，最后通過拉曼光譜計算出超薄虛擬襯底的弛豫度達到66.4121％；
　　設(shè)計基于超薄SiGe虛擬襯底上的源異質(zhì)結(jié)MOS結(jié)構(gòu)（SHOT），利用TCAD仿真工具對器件的輸出特性進行仿真，發(fā)現(xiàn)相比于普通體Si MOS和虛擬襯底上的普通應(yīng)變NMOS，SHOT的跨導(dǎo)分別提高了90%和33%。經(jīng)過分析表明基于超薄SiGe虛擬襯底上的SHOT的導(dǎo)帶偏移、應(yīng)變Si溝道以及SiGe源