版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、近年來(lái),在筆記本電腦、移動(dòng)通信等便攜式電子設(shè)備和系統(tǒng)飛速發(fā)展的推動(dòng)下,低壓低功耗模擬集成電路及其設(shè)計(jì)技術(shù)已成為集成電路的重要發(fā)展方向之一。本文首先介紹了低壓低功耗模擬集成電路的背景及發(fā)展趨勢(shì),給出了目前國(guó)內(nèi)外低壓模擬電路設(shè)計(jì)的主要方法及其優(yōu)缺點(diǎn)。論文重點(diǎn)討論分析了利用襯底端fbulk端)作為信號(hào)輸入端的襯底驅(qū)動(dòng)MOS技術(shù)的工作原理和低壓特性,以及基于襯底偏置MOSFET的閾值電壓可調(diào)節(jié)特性及其低壓特性,并在此基礎(chǔ)上設(shè)計(jì)了工作于單電源0.
2、8V的基于襯底偏置超低壓CMOS運(yùn)算放大器、基于襯底驅(qū)動(dòng)技術(shù)的0.8V高性能全差分CMOS OTA、基于襯底驅(qū)動(dòng)技術(shù)的0.8V三階橢圓OTA-C濾波器以及基于襯底驅(qū)動(dòng)技術(shù)的超低壓CMOS帶隙基準(zhǔn)源等電路。論文還對(duì)所設(shè)計(jì)的低壓低功耗模擬單元電路在TSMC 0.25um BSIM3V3模型(所用模型的閾值電壓分別為0.5V、-0.6V)下,用Hspice進(jìn)行了模擬仿真,仿真結(jié)果表明,由于采用了襯底驅(qū)動(dòng)技術(shù)使得所設(shè)計(jì)的電路在低壓下可以獲得滿意
溫馨提示
- 1. 本站所有資源如無(wú)特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于襯底驅(qū)動(dòng)技術(shù)的超低壓、超低功耗CMOS模擬集成電路設(shè)計(jì).pdf
- 基于準(zhǔn)浮柵技術(shù)的低壓模擬集成電路設(shè)計(jì)研究.pdf
- 最新模擬集成電路設(shè)計(jì)原理習(xí)題講解
- 低壓低功耗模擬集成電路設(shè)計(jì)的準(zhǔn)浮柵技術(shù)研究.pdf
- cmos模擬集成電路設(shè)計(jì)習(xí)題解答
- 實(shí)驗(yàn)二cmos模擬集成電路設(shè)計(jì)與仿真
- 模擬集成電路設(shè)計(jì)方法學(xué)及模擬IP設(shè)計(jì)技術(shù)的研究.pdf
- 北郵模擬集成電路設(shè)計(jì)期末實(shí)驗(yàn)報(bào)告
- 北郵模擬集成電路設(shè)計(jì)cmos實(shí)驗(yàn)報(bào)告
- 北郵模擬集成電路設(shè)計(jì)cmos實(shí)驗(yàn)報(bào)告
- 北郵模擬集成電路設(shè)計(jì)期末實(shí)驗(yàn)報(bào)告
- 工作點(diǎn)驅(qū)動(dòng)的模擬集成電路優(yōu)化設(shè)計(jì)方法研究.pdf
- 模擬集成電路的測(cè)試技術(shù)研究.pdf
- 達(dá)林頓驅(qū)動(dòng)陣列集成電路設(shè)計(jì).pdf
- 白光LED驅(qū)動(dòng)集成電路設(shè)計(jì).pdf
- 模擬集成電路優(yōu)化方法研究.pdf
- 模擬集成電路測(cè)試系統(tǒng)及網(wǎng)絡(luò)設(shè)計(jì).pdf
- 學(xué)習(xí)模擬集成電路的九個(gè)階段
- CMOS模擬IP集成電路設(shè)計(jì).pdf
- 模擬延時(shí)單元集成電路設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論