模擬集成電路低功耗技術(shù)探討及軌對(duì)軌運(yùn)放設(shè)計(jì).pdf

1、功耗已經(jīng)成為超大規(guī)模集成電路設(shè)計(jì)中除速度、面積之外需要考慮的第三維度。在CMOS集成電路中，在降低電源電壓從而有效降低數(shù)字電路平均功耗(與電源電壓的平方成正比)的同時(shí)，低電源電壓更給模擬集成電路的設(shè)計(jì)帶來(lái)了巨大的挑戰(zhàn)。運(yùn)放作為模擬集成電路中的基本關(guān)鍵模塊，有著廣泛的應(yīng)用，在電源電壓降低而閾值電壓不能隨之同比例降低的情況下，運(yùn)放的共模輸入范圍和動(dòng)態(tài)輸出范圍會(huì)相應(yīng)變小。因此，可以實(shí)現(xiàn)共模輸入范圍為VSS～VDD的軌對(duì)軌技術(shù)就成為低壓、低功耗

2、模擬集成電路設(shè)計(jì)時(shí)需要重點(diǎn)關(guān)注的對(duì)象。如何在低壓低功耗條件下設(shè)計(jì)跨導(dǎo)恒定、性能指標(biāo)較優(yōu)的軌對(duì)軌運(yùn)放是本文研究的重點(diǎn)。 首先，論文在充分調(diào)研的基礎(chǔ)上深入探討了包括軌對(duì)軌技術(shù)在內(nèi)的幾種典型模擬電路低功耗設(shè)計(jì)技術(shù)。 然后，建立1V恒定跨導(dǎo)軌對(duì)軌運(yùn)放的研究平臺(tái)，對(duì)軌對(duì)軌技術(shù)進(jìn)行深入研究。文中所設(shè)計(jì)運(yùn)放的輸入級(jí)采用軌對(duì)軌技術(shù)，難點(diǎn)是實(shí)現(xiàn)跨導(dǎo)恒定，分別采用多種技術(shù)方法來(lái)實(shí)現(xiàn)軌對(duì)軌，包括三倍電流鏡技術(shù)、電平移位技術(shù)、最大電流選擇技術(shù)、

3、齊納二極管技術(shù)以及亞閾值技術(shù)等。為了實(shí)現(xiàn)軌對(duì)軌輸出，運(yùn)放的輸出級(jí)采用反饋式AB類(lèi)輸出級(jí)，設(shè)計(jì)的關(guān)鍵點(diǎn)是如何實(shí)現(xiàn)運(yùn)放增益恒定并保證輸出失真較小，做到效率和失真的合理折中。 論文基于SMIC0.18um的CMOS標(biāo)準(zhǔn)工藝對(duì)設(shè)計(jì)進(jìn)行仿真，所設(shè)計(jì)的五種恒跨導(dǎo)軌對(duì)軌運(yùn)放的工作電壓為1V，功耗都低于100uW。從仿真結(jié)果來(lái)看，幾種放大器整體功耗較低、失真較小、共模抑制比較高，達(dá)到了預(yù)期的設(shè)計(jì)目標(biāo)；同時(shí)也注意到，由于功耗的限制，幾種運(yùn)放都有增