版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、隨著便攜式消費(fèi)類電子產(chǎn)品需求的日益增長(zhǎng)及高性能VLSI技術(shù)的迅猛發(fā)展,低壓低功耗設(shè)計(jì)已成為當(dāng)今模擬集成電路設(shè)計(jì)的主流之一。本文討論了低壓模擬電路設(shè)計(jì)所面臨的困難與挑戰(zhàn),以及目前國(guó)內(nèi)外實(shí)現(xiàn)低壓模擬電路設(shè)計(jì)的主要技術(shù)和其優(yōu)缺點(diǎn),重點(diǎn)研究了準(zhǔn)浮柵技術(shù)在低壓低功耗模擬集成電路設(shè)計(jì)中的應(yīng)用情況。論文通過(guò)介紹多輸入浮柵晶體管的低壓應(yīng)用原理,對(duì)準(zhǔn)浮柵MOS晶體管的工作原理、等效電路及電氣特性進(jìn)行了系統(tǒng)分析。在此基礎(chǔ)上完成了一系列基于準(zhǔn)浮柵技術(shù)的低壓模
2、擬集成電路單元的設(shè)計(jì),包括折疊差分運(yùn)算放大器、全差分運(yùn)算放大器、采樣保持電路、積分器、二階巴特沃斯低通濾波器、五階切比雪夫低通濾波器、12位電容定標(biāo)數(shù)模轉(zhuǎn)換器等。論文分別基于CSMC 0.6um和TSMC0.25 um CMOS工藝的BSIM3V3模型,利用Cadence Spectre和Hspice等仿真工具對(duì)本文所設(shè)計(jì)的所有電路進(jìn)行了模擬仿真。最后根據(jù)CSMC 0.6 um雙多晶雙層鋁布線CMOS工藝的設(shè)計(jì)規(guī)則,對(duì)全差分運(yùn)算放大器、
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于準(zhǔn)浮柵技術(shù)的低壓模擬集成電路設(shè)計(jì)研究.pdf
- 基于襯底驅(qū)動(dòng)技術(shù)的超低壓、超低功耗CMOS模擬集成電路設(shè)計(jì).pdf
- 低電壓低功耗FTFN及其在模擬集成電路設(shè)計(jì)中的應(yīng)用研究.pdf
- 襯底驅(qū)動(dòng)MOS技術(shù)的低壓模擬集成電路設(shè)計(jì).pdf
- 低壓低功耗集成電路中電壓自舉電路的分析與設(shè)計(jì).pdf
- 低電壓低功耗數(shù)字集成電路技術(shù)研究.pdf
- 航天專用低功耗集成電路設(shè)計(jì).pdf
- 模擬集成電路低功耗技術(shù)探討及軌對(duì)軌運(yùn)放設(shè)計(jì).pdf
- 低功耗CMOS集成電路設(shè)計(jì)方法的研究.pdf
- 模擬集成電路的測(cè)試技術(shù)研究.pdf
- 最新模擬集成電路設(shè)計(jì)原理習(xí)題講解
- 低功耗集成電路設(shè)計(jì)中的多重電力源技術(shù).pdf
- cmos模擬集成電路設(shè)計(jì)習(xí)題解答
- 低壓低功耗CMOS基準(zhǔn)源補(bǔ)償策略及電路設(shè)計(jì).pdf
- 模擬集成電路設(shè)計(jì)方法學(xué)及模擬IP設(shè)計(jì)技術(shù)的研究.pdf
- 實(shí)驗(yàn)二cmos模擬集成電路設(shè)計(jì)與仿真
- 集成電路功耗估計(jì)及低功耗設(shè)計(jì).pdf
- 低壓低功耗頻率可調(diào)振蕩器電路設(shè)計(jì)及仿真.pdf
- 北郵模擬集成電路設(shè)計(jì)期末實(shí)驗(yàn)報(bào)告
- 模擬集成電路版圖合成關(guān)鍵技術(shù)研究.pdf
評(píng)論
0/150
提交評(píng)論