基于襯底驅(qū)動技術(shù)的超低壓、超低功耗CMOS模擬集成電路設(shè)計.pdf_第1頁
已閱讀1頁,還剩66頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、隨著無線通信設(shè)備、筆記本電腦、消費類電子和可移植醫(yī)療設(shè)備市場的不斷擴大,極低電壓工作環(huán)境下的芯片研發(fā)日益受到關(guān)注。因此,超低壓、超低功耗模擬集成電路設(shè)計已經(jīng)成為IC設(shè)計的重點方向之一。本文首先介紹超低壓、超低功耗模擬集成電路的發(fā)展趨勢,同時也分析了目前超低壓、超低功耗模擬集成電路設(shè)計的主要方法和挑戰(zhàn);重點研究了襯底驅(qū)動技術(shù)在超低壓、超低功耗模擬集成電路設(shè)計中的應(yīng)用。論文通過介紹襯底驅(qū)動技術(shù)的原理,對襯底驅(qū)動MOS管的工作原理、電器特性等

2、進行系統(tǒng)分析。同時運用襯底驅(qū)動技術(shù),基于TSMC 0.25μm標(biāo)準(zhǔn)CMOS工藝,設(shè)計了工作在0.8V的軌至軌(rail-to-rail)CMOS運算放大器;運用襯底驅(qū)動技術(shù),結(jié)合亞閾值技術(shù)和組合MOS管技術(shù),分別基于CSMC 0.6μmCMOS工藝、TSMC 0.35μm CMOS工藝對傳統(tǒng)的密勒運算跨導(dǎo)放大器(Miller OTA)電路進行改進,使其分別工作在0.9V和0.6V的超低電壓下。用Hspice對所設(shè)計的運算放大器電路進行仿

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論