版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、隨著超大規(guī)模集成電路的設(shè)計(jì)集成度以及復(fù)雜性的提高,尤其是片上系統(tǒng)SoC芯片的快速發(fā)展,給集成電路的測試帶來巨大的挑戰(zhàn)。因工藝的快速發(fā)展以及各種高性能、便攜式設(shè)備越來越廣泛的使用,對功耗的關(guān)注已經(jīng)成為芯片設(shè)計(jì)與測試中的首要問題。有研究數(shù)據(jù)表明,測試期間所產(chǎn)生的功耗通常要比正常模式下產(chǎn)生的功耗多出好幾倍。產(chǎn)生這種現(xiàn)象的原因有幾方面,首先為了降低測試復(fù)雜性,DFT通常在正常操作模式下閑置,僅在測試模式下工作;其次,測試向量相互之間的相關(guān)度往往
2、很?。蛔詈笫且?yàn)樵诓捎玫凸脑O(shè)計(jì)手段的芯片設(shè)計(jì)中,通常一般只有少數(shù)的模塊的電路在工作,其他模塊在正常工作模式下時(shí)鐘或者電源是被關(guān)斷了的,而在芯片的測試模式下,為了提高測試效率,要求電路中盡可能多的節(jié)點(diǎn)發(fā)生翻轉(zhuǎn),過大的功耗會增加芯片的測試成本,降低電路的性能指標(biāo),嚴(yán)重的情況下還可能給被測電路帶來負(fù)面的影響,損壞電路。因此,降低測試模式下芯片的功耗已然成為了集成電路設(shè)計(jì)和測試開發(fā)過程的的一個(gè)重要目標(biāo)。
集成電路設(shè)計(jì)過程中對控制功耗
3、采用的手段主要是針對如何降低芯片在正常工作模式下的功耗,而這些設(shè)計(jì)手段只能保證芯片正常工作期間的功耗,對芯片測試模式下的功耗是無效的。其原因主要是由于測試的目的就是要讓芯片在最短的時(shí)間內(nèi)完成內(nèi)部多有節(jié)點(diǎn)的翻轉(zhuǎn),同時(shí)將翻轉(zhuǎn)信息傳送給外部,而這與集成電路的低功耗設(shè)計(jì)目的是矛盾的。芯片在測試模式下,要在短時(shí)間內(nèi)完成內(nèi)部電路節(jié)點(diǎn)的大量跳變,這會帶來大的測試功耗問題,主要體現(xiàn)在:第一點(diǎn),過大的測試功耗會導(dǎo)致芯片在測試時(shí)的溫度過高,從而將芯片電路燒
4、壞;第二點(diǎn),在測試模式下被測電路的大量狀態(tài)跳變需要大的電流供應(yīng)來保障,如果電流供應(yīng)不足就容易導(dǎo)致沒有缺陷的芯片無法通過測試。
基于對集成電路測試時(shí)期大功耗產(chǎn)生的原因和過大功耗給芯片帶來的危害的分析,我們需要更多的關(guān)注測試期間功耗的問題,學(xué)術(shù)界和工程界也做了很多研究,致力于解決測試功耗問題。
本文討論了低功耗掃描測試技術(shù)及低功耗內(nèi)建自測試技術(shù)的設(shè)計(jì)原理和方法,并結(jié)合工程項(xiàng)目,對低功耗內(nèi)建自測試技術(shù)、低功耗掃描測試技術(shù)進(jìn)
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 集成電路功耗估計(jì)及低功耗設(shè)計(jì).pdf
- 集成電路可測性原理與設(shè)計(jì)
- 低功耗可擴(kuò)展FFT專用集成電路的設(shè)計(jì).pdf
- 航天專用低功耗集成電路設(shè)計(jì).pdf
- 低壓低功耗集成電路中電壓自舉電路的分析與設(shè)計(jì).pdf
- 集成電路可測性設(shè)計(jì)的研究與實(shí)踐.pdf
- 深亞微米集成電路的低功耗設(shè)計(jì).pdf
- 集成電路低功耗測試方法研究.pdf
- 專用集成電路的可測性設(shè)計(jì)與測試.pdf
- 集成電路低功耗設(shè)計(jì)方法研究【文獻(xiàn)綜述】
- 第八講集成電路可測性原理與設(shè)計(jì)
- 集成電路低功耗設(shè)計(jì)可逆邏輯綜合及性能分析.pdf
- 低功耗CMOS集成電路設(shè)計(jì)方法的研究.pdf
- 低功耗集成電路設(shè)計(jì)中的多重電力源技術(shù).pdf
- VLSI低功耗可測性設(shè)計(jì)技術(shù)研究.pdf
- 基于FPGA數(shù)字集成電路的可測性實(shí)現(xiàn).pdf
- 數(shù)字集成電路低功耗設(shè)計(jì)方法研究.pdf
- 集成電路低功耗內(nèi)建自測試技術(shù)的研究.pdf
- 數(shù)字集成電路低功耗分析方法的研究.pdf
- 數(shù)字集成電路低功耗優(yōu)化設(shè)計(jì)研究.pdf
評論
0/150
提交評論