版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、集成電路可測性原理與設(shè)計浙大微電子學(xué)院·微納電子研究所,韓雁 2016 年6月,第八講,2024/2/29,浙大微電子,2/26,IC測試概念,在芯片設(shè)計正確的前提下,在制造過程中引入的缺陷(故障)造成的電路失效,需要用測試的方法將其檢測出來。對IC設(shè)計,用仿真手段驗證設(shè)計正確性對IC制造,用測試手段報告生產(chǎn)“良率”故障的存在影響電路功能的正確性故障的定位若大量電路由于相同原因失效,要找出問題所在,202
2、4/2/29,浙大微電子,3/26,電路測試與電路仿真的不同,電路仿真時間充裕軟件可對電路內(nèi)部任意節(jié)點進行仿真電路測試測試機時昂貴,按分鐘計算成本不可能對電路內(nèi)部進行探測,故障排查困難,2024/2/29,浙大微電子,4/26,樣品測試與產(chǎn)品測試的不同,樣品測試人工進行測試時間充裕測試方法自由產(chǎn)品測試機器測試測試時間折進產(chǎn)品成本(有時比制造成本還高)按規(guī)定方式編寫測試代碼,2024/2/29,浙大微電子,5/26
3、,1.樣品的測試,大規(guī)模IC輸入/輸出管腳眾多。理論上, 只有“窮盡”了輸入信號的所有組合, 并驗證了輸出信號相應(yīng)無誤后, 才能斷定此電路是合格產(chǎn)品。二輸入端“與非”門, 只有測試了00, 01, 10, 11四種輸入狀態(tài)下的輸出分別是1, 1, 1, 0, 才能斷定該“與非”門是合格產(chǎn)品。這種方法類似于設(shè)計階段所做的電路仿真。,2024/2/29,浙大微電子,6/26,實例:乘法/累加ASIC測試,窮盡法要做多少次測試?28&
4、#215;27×215次,2024/2/29,浙大微電子,7/26,是否有一種切實可行的測試方法,255 127C0 = ? ? i×j i =1 j =1 = 265297920 轉(zhuǎn)化為二進制數(shù)因為寄存器為15位,所以C值最終應(yīng)為0 1 0 0 0 0 0 0 0 0 0 0 0 0 0,,32 24 16 8,0 0 0 0 1 1 1 1 1 1
5、 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0,2024/2/29,8/26,乘法/累加ASIC性能測試,測試乘法/累加電路的最高工作頻率當時鐘頻率較低時, 芯片輸出C = C0, 工作正常。將時鐘頻率不斷提高, 每提高一次, 進行一次測試, 直至測試結(jié)果C ? C0, 說明電路工作狀態(tài)已發(fā)生紊亂, 工作頻率上限即可確定。,2024/2/29,浙大微電子,9/26,準窮盡法概念
6、及不足,上述測試可稱之為“準窮盡法”測試,其不足為累加器輸入端Z的累加信號并不是嚴格按照窮盡法來提供測試碼的。測試只保留了低15位數(shù)據(jù), 因此并不排除更高位有錯誤數(shù)據(jù)無法被發(fā)現(xiàn)的可能。雖然這種可能性比較小。,2024/2/29,浙大微電子,10/26,2.產(chǎn)品測試,產(chǎn)品測試與樣品測試不同, 目的在于如何讓機器用統(tǒng)一固定的算法來解決大量電路的快速測試問題和為“故障定位”提供可能。這就是DFT理論需要研究和解決的問題產(chǎn)品測試要求具備
7、的條件電路要有可測性( 可測性設(shè)計是ASIC設(shè)計師在電路設(shè)計初期就應(yīng)考慮的問題), 提取出的測試矢量集要有較高的故障覆蓋率 有故障模型和盡可能完備的“故障字典”,2024/2/29,浙大微電子,11/26,故障模型,在各種故障模型中比較常用的是兩種模型:“對電源短路模型”S-a-1 ( Stuck at 1) “對地短路模型”S-a-0 ( Stuck at 0) 可診斷由對電源短路或?qū)Φ囟搪芬鸬碾娐肥嵗?,202
8、4/2/29,浙大微電子,12/26,故障字典,實例中有5個測試點: A,B,C,P,D 10種故障可能: A1,A0,B1,B0,C1,C0,P1,P0,D1,D0 A1表示A點的S-a-1故障,A0表示A點的S-a-0故障 當電路無故障時, 輸入與輸出之間對應(yīng)正確真值表當有各種S-a-X故障時, 輸出端D的測試值將有10種可能的錯誤結(jié)果將上兩項結(jié)果合并即可形成一張故障字典根據(jù)故障字典以及測量到的D值,即有可能分析電
9、路中S-a-1故障和S-a-0故障所處的位置。,2024/2/29,浙大微電子,13/26,故障字典表,,正確值,,2024/2/29,浙大微電子,14/26,故障字典表,當輸入端A B C取值(0 0 0 )時, 即可測得P0故障或者D1故障 當取(0 1 0)時, 可測得A1故障或者是P0故障或者是D1故障 輸入端的取值 ( 0 0 0),(0 0 1),(0 1 1),(1 0 1)等稱為測試向量有些故障是不可區(qū)分的, 例如
10、A0,B0,C1,P1,D0故障, 無論用哪一組測試向量或其組合都無法將它們區(qū)分開來, 這種故障稱為“等價故障”, 因為它們在電路中是邏輯等價的。,,正確值,,2024/2/29,浙大微電子,15/26,測試向量集及其提取,進一步分析還可發(fā)現(xiàn), 要診斷上述電路中所有的S-a-1故障和S-a-0故障, 并不需要對全部的8個輸入向量進行測試, 而只需其中的6個就夠了: (0 0 0), 可測P0,D1; (0 0 1), 可測
11、D1; (0 1 0 ), 可測A1,P0,D1; (1 0 0 ), 可測B1,P0,D1; (1 1 1 ), 可測C0,D1; (1 1 0 ), 可測A0,B0,C1,P1,D0而( 0 1 1 )和( 1 0 1) 對測試故障沒有特別貢獻因此只要將T(000, 001, 010, 100, 110, 111) 提取為測試向量集就可以了,2024/2/29,浙大微電子,16/26,故障覆蓋率,故障覆蓋
12、率定義為: 用測試向量集可以測出的故障與電路中所有可能存在的故障之比。在上述實例中, 共有10個可能故障, 因此T(000, 001, 010, 100, 110, 111)能夠檢測出這所有的10個故障, 因此其故障覆蓋率為100%。T1(011, 101)僅能測出D1這一個故障, 故其故障覆蓋率為10%。T2(110 )的故障覆蓋率為50%, 雖然它不能給等價故障A0,B0,C1,P1,D0精確定位。,2024/2/29,浙
13、大微電子,17/26,電路的可測性分析,電路測試的難易程度可由“測試因子”定量描述。共6個測試因子 (3個組合電路、三個時序電路):CC0(X) -- 表示組合電路中X 結(jié)點S-a-0故障的可控制性。CC1(X) -- 表示組合電路中X 結(jié)點S-a-1故障的可控制性。CO(X) -- 表示組合電路中X 結(jié)點故障的可觀察性。SC0(X) -- 表示時序電路中X 結(jié)點S-a-0故障的可控制性。SC1(X) -- 表示時序電路中X
14、 結(jié)點S-a-1故障的可控制性。SO(X) -- 表示時序電路中X 結(jié)點故障的可觀察性。,2024/2/29,浙大微電子,18/26,某結(jié)點某故障的可控制性,可控制性:人為地將某結(jié)點設(shè)置為某故障的難易程度對于原始輸入端I和原始輸出端O, 一般有如下約定:CC0( I ) = CC1( I ) = 1(組合電路的可控制性)SC0( I ) = SC1( I ) = 0(時序電路的可控制性)CO(O) = SO(O) = 0(組
15、合與時序電路的可觀察性)值越小表示越易觀察或控制,2024/2/29,浙大微電子,19/26,“與非”門測試因子的計算,Y = CC1(Y) = min[ CC0(X1), CC0(X2) ] + 1CC0(Y) = CC1(X1) + CC1(X2) + 1CO(X1) = CC1(X2) + CO(Y) + 1CO(X2) = CC1(X1) + CO(Y) + 1,,,2024/2/29,浙大微電子,20/26,Y
16、 = CC1(Y) = CC0(X1) + CC0(X2) + 1CC0(Y) = min[ CC1(X1), CC1(X2) ] + 1CO(X1) = CC0(X2) + CO(Y) + 1CO(X2) = CC0(X1) + CO(Y) + 1,,“或非”門測試因子的計算,,2024/2/29,浙大微電子,21/26,一個簡單組合邏輯的測試因子,,對于原始輸入I和原始輸出OCC0( I ) = CC1( I ) = 1
17、CO(O) = 0,Y = CC1(Y) = CC0(X1) + CC0(X2) + 1CC0(Y) = min[ CC1(X1), CC1(X2) ] + 1CO(X1) = CC0(X2) + CO(Y) + 1CO(X2) = CC0(X1) + CO(Y) + 1,Y = CC1(Y) = min[ CC0(X1), CC0(X2) ] + 1CC0(Y) = CC1(X1) + CC1(X2) + 1CO(X1
18、) = CC1(X2) + CO(Y) + 1CO(X2) = CC1(X1) + CO(Y) + 1,2024/2/29,浙大微電子,22/26,測試因子值,2024/2/29,浙大微電子,23/26,,增加I/O端口降低測試因子值的方法,當某結(jié)點X的可觀察因子CO(X) 過大時, 可通過增加一個輸出端口的辦法, 將該點直接引出;當某點X的可控制因子過大時,
19、當CC0(X)過大時,可插入一個“與門”使之下降:CC0(X’) = min [ CC0(X), CC0( I ) ] + 1 = 1 + 1 = 2當CC1(X)過大時,可插入一個“或門”使之下降:CC1(X’) = min [ CC1(X), CC1( I ) ] + 1 = 1 + 1 = 2在某些特殊情況下還可直接將該X點與增加的輸入端I相連。,,2024/2/29,浙大微電子,24/26,簡單電路的可測性設(shè)計,
20、,直接從A,B模塊增加輸出管腳進行測試增加了輸出管腳數(shù)和芯片面積,封裝成本增加用多路選擇器,只需增加一個管腳,,2024/2/29,浙大微電子,25/26,多路選擇器在可測性設(shè)計中的作用,不但將多路選擇器用在芯片電路的輸出端, 而且將它們用在芯片的內(nèi)部, 利用它們把內(nèi)部的子電路分割開來并彼此絕緣, 單獨測試, 是大規(guī)模、超大規(guī)模集成電路可測性設(shè)計一種常用的方法。,,,2024/2/29,浙大微電子,26/26,復(fù)雜電路的可測性設(shè)
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 集成電路可測性原理與設(shè)計
- 集成電路可測性設(shè)計的研究與實踐.pdf
- 專用集成電路的可測性設(shè)計與測試.pdf
- 集成電路低功耗可測性設(shè)計技術(shù)的分析與實現(xiàn).pdf
- 集成電路自動測試方法及可測性設(shè)計研究.pdf
- 輻射探測前端讀出集成電路可測性設(shè)計技術(shù)研究.pdf
- 深亞微米集成電路可測性設(shè)計及其綜合的研究.pdf
- 基于FPGA數(shù)字集成電路的可測性實現(xiàn).pdf
- 數(shù)字集成電路可測性設(shè)計及驗證方法學(xué)99ppt
- 硅集成電路原理 范圍
- 集成電路多故障測試生成算法及可測性設(shè)計的研究.pdf
- 深亞微米集成電路可制造性設(shè)計研究.pdf
- 基于掃描設(shè)計的集成電路可測試性設(shè)計研究.pdf
- 數(shù)字集成電路可測試性設(shè)計研究與應(yīng)用.pdf
- 集成電路工藝原理作業(yè)[1]
- 《集成電路設(shè)計原理》試卷及答案解讀
- 第1章-集成電路工藝原理
- 集成電路工藝原理試題總體答案
- 集成電路工藝原理試題總體答案
- 超深亞微米集成電路可制造性驗證與設(shè)計技術(shù)研究.pdf
評論
0/150
提交評論