深亞微米集成電路可制造性設(shè)計(jì)研究.pdf

1、伴隨著深亞微米集成電路時(shí)代的來臨,芯片的特征尺寸已經(jīng)縮小到納米尺度。更小的尺寸帶來的不僅僅是高速度、低功率的優(yōu)勢(shì),還帶來了諸如漏電流、高散熱、亞波長(zhǎng)光刻變形等等一系列大大影響著芯片性能和成品率的困難。
　　 為了提高深亞微米設(shè)計(jì)芯片的成品率,降低產(chǎn)品的生產(chǎn)成本,要求芯片設(shè)計(jì)師在進(jìn)行深亞微米芯片設(shè)計(jì)時(shí)必須具備制造意識(shí),在芯片的設(shè)計(jì)階段就考慮和避免各種影響芯片性能和良率的因素。
　　 芯片的可制造性設(shè)計(jì),就是結(jié)合芯片制造廠的

2、規(guī)則找出芯片中可能會(huì)降低產(chǎn)品成品率的地方并加以改進(jìn),以保證芯片在制造生產(chǎn)中的成品率。
　　 本文中,我們首先討論了制造過程中幾種主要影響產(chǎn)品成品率的因素,然后利用SynopsysHercules物理驗(yàn)證工具和Proteus掩膜綜合工具,實(shí)現(xiàn)了針對(duì)上訴幾種因素的制造廠規(guī)則的檢查和版圖改善。
　　 最后,本文從可制造性設(shè)計(jì)流程整體的角度,分析了影響全芯片可制造性設(shè)計(jì)流程運(yùn)行效率的因素。通過對(duì)流程模塊的合并以及面向設(shè)計(jì)的流程優(yōu)