集成電路多故障測(cè)試生成算法及可測(cè)性設(shè)計(jì)的研究.pdf

1、集成電路被稱為IC，是在硅板上集合多種電子元器件實(shí)現(xiàn)某種特定功能的電路模塊，它是電子設(shè)備中最重要的部分，承擔(dān)著運(yùn)算和存儲(chǔ)的功能。集成電路的應(yīng)用范圍覆蓋了軍工、民用幾乎所有的電子設(shè)備，可以說(shuō)集成電路是計(jì)算機(jī)業(yè)、數(shù)字家電業(yè)、通信等行業(yè)的“心臟”。隨著微電子技術(shù)的發(fā)展，集成電路的規(guī)模越來(lái)越大，結(jié)構(gòu)越來(lái)越復(fù)雜，傳統(tǒng)的測(cè)試生成算法已不能滿足要求，因此集成電路測(cè)試研究的重點(diǎn)主要集中在研究新的更加有效的測(cè)試生成算法和電路的可測(cè)性設(shè)計(jì)技術(shù)上。

2、本論文主要研究數(shù)字集成電路的多故障測(cè)試生成算法及可測(cè)性設(shè)計(jì)技術(shù)，以提高算法的故障覆蓋率、減少測(cè)試生成時(shí)間及減少測(cè)試矢量的產(chǎn)生和施加為研究目標(biāo)，重點(diǎn)研究了以下內(nèi)容： 研究了基于布爾差分的組合電路測(cè)試生成算法，針對(duì)布爾差分算法需要進(jìn)行大量的異或運(yùn)算，提出了可不用異或運(yùn)算，而是通過(guò)求解恒等式及約束條件來(lái)得到完全測(cè)試集的方法，此方法避免了大量的布爾差分運(yùn)算。 研究了多固定型故障的測(cè)試生成算法，該方法是將多固定型故障轉(zhuǎn)化為單固定型

3、故障來(lái)處理的。當(dāng)目標(biāo)故障數(shù)為n時(shí)，至多需插入2+3個(gè)門就可以將此多固定型故障轉(zhuǎn)化為單固定型故障。轉(zhuǎn)換前后的電路在功能上是等價(jià)，故障狀態(tài)也是等價(jià)的。 研究了基于結(jié)構(gòu)的組合電路多故障測(cè)試生成算法——因果函數(shù)分析法，該方法主要面向電路的結(jié)構(gòu)，一次性的計(jì)算即可找到檢測(cè)全部電路的測(cè)試矢量。 研究了九值算法及其改進(jìn)算法在時(shí)序電路中的應(yīng)用，它比一般的D算法在作D驅(qū)趕時(shí)要減少很多次無(wú)用的計(jì)算，此算法充分考慮了故障在重復(fù)陣列模型中的重復(fù)影

4、響作用，大大減少了計(jì)算的工作量。 研究了基于Reed-Muller模式的組合電路的可測(cè)性設(shè)計(jì)方法，該方法采用通用型測(cè)試集對(duì)電路結(jié)構(gòu)或模塊進(jìn)行設(shè)計(jì)，用此種方法設(shè)計(jì)的電路不但可以方便的檢測(cè)出單固定型故障，而且可以確定故障的具體位置，對(duì)于雙固定型故障以及多固定型故障也可用此方法檢測(cè)出來(lái)。 針對(duì)癥候群測(cè)試不需要產(chǎn)生測(cè)試矢量的情況，對(duì)電路的癥候群測(cè)試進(jìn)行了深入研究。傳統(tǒng)的癥候群可測(cè)性判定條件需要寫(xiě)出電路的邏輯表達(dá)式，對(duì)于大規(guī)模集成