版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、集成電路工藝達(dá)到超深亞微米與納米技術(shù)節(jié)點(diǎn),工藝變異降低器件與互連參數(shù)的精確性,影響集成電路性能與成品率。采用測(cè)試結(jié)構(gòu)版圖自動(dòng)生成的方法,可以快速高效地生成針對(duì)集成電路工藝變異及其對(duì)器件與互連參數(shù)的影響這一研究過(guò)程中所需的大量測(cè)試結(jié)構(gòu)版圖文件,具有積極的意義。 論文分析了當(dāng)前的研究狀況,介紹了集成電路工藝變異的內(nèi)容及對(duì)集成電路器件、互連以及電路性能的影響。論文介紹了互連參數(shù)的內(nèi)容、受集成電路工藝變異的影響及定性方法;闡述了用于互連
2、參數(shù)定性的三類測(cè)試結(jié)構(gòu)的版圖結(jié)構(gòu)、測(cè)試原理與目標(biāo)參數(shù)。測(cè)試結(jié)構(gòu)版圖生成器針對(duì)這三類測(cè)試結(jié)構(gòu),根據(jù)版圖層信息與測(cè)試結(jié)構(gòu)規(guī)格信息,由程序?qū)崿F(xiàn)測(cè)試結(jié)構(gòu)版圖自動(dòng)生成的功能。生成器程序采用模塊化設(shè)計(jì)方法。主程序?qū)崿F(xiàn)文檔讀入與測(cè)試結(jié)構(gòu)信息識(shí)別、分類、存儲(chǔ)功能,控制三個(gè)子程序?qū)崿F(xiàn)單類測(cè)試結(jié)構(gòu)版圖文件生成。生成器配合集成電路后端設(shè)計(jì)開(kāi)發(fā)環(huán)境,可以對(duì)所生成的測(cè)試結(jié)構(gòu)版圖文件進(jìn)行檢查與驗(yàn)證。 論文展示了測(cè)試結(jié)構(gòu)的工作原理流程圖與程序流程圖,以及利用
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于ledit的集成電路版圖設(shè)計(jì)
- 基于掃描設(shè)計(jì)的集成電路可測(cè)試性設(shè)計(jì)研究.pdf
- 深亞微米集成電路可制造性設(shè)計(jì)研究.pdf
- 納米工藝集成電路可尋址測(cè)試芯片的設(shè)計(jì)方法研究.pdf
- 專用集成電路的可測(cè)性設(shè)計(jì)與測(cè)試.pdf
- 集成電路多故障測(cè)試生成算法及可測(cè)性設(shè)計(jì)的研究.pdf
- 集成電路可測(cè)性原理與設(shè)計(jì)
- 大規(guī)模集成電路中的可制造性設(shè)計(jì)研究.pdf
- 數(shù)字集成電路可測(cè)試性設(shè)計(jì)研究與應(yīng)用.pdf
- 集成電路自動(dòng)測(cè)試方法及可測(cè)性設(shè)計(jì)研究.pdf
- 集成電路版圖設(shè)計(jì)師職業(yè)標(biāo)準(zhǔn)(試行)
- 集成電路可測(cè)性設(shè)計(jì)的研究與實(shí)踐.pdf
- 數(shù)字集成電路多故障測(cè)試生成算法和可測(cè)性設(shè)計(jì)的研究.pdf
- 集成電路課程設(shè)計(jì)--cmos反相器的電路設(shè)計(jì)及版圖設(shè)計(jì)
- 描述集成電路制造過(guò)程基于卷積核的可制造性模型研究.pdf
- 超大規(guī)模集成電路可測(cè)試性設(shè)計(jì)的應(yīng)用.pdf
- 超深亞微米集成電路可制造性驗(yàn)證與設(shè)計(jì)技術(shù)研究.pdf
- 基于AnyviewC的CoreABC代碼生成器設(shè)計(jì).pdf
- 第八講集成電路可測(cè)性原理與設(shè)計(jì)
- 集成電路制造流程
評(píng)論
0/150
提交評(píng)論