納米工藝集成電路成品率專用測(cè)試結(jié)構(gòu)設(shè)計(jì)方法研究.pdf

1、集成電路進(jìn)入納米工藝時(shí)代以來，工藝復(fù)雜度越來越高，新材料、新器件不斷被引入，制造工藝偏差的影響不斷增大，這些新問題的出現(xiàn)給納米工藝下成品率預(yù)測(cè)和測(cè)試結(jié)構(gòu)設(shè)計(jì)帶來了新的挑戰(zhàn)。
　　測(cè)試結(jié)構(gòu)作為成品率研究的重要工具被應(yīng)用在產(chǎn)品開發(fā)的多個(gè)階段，如電路參數(shù)的提取、缺陷及故障的檢測(cè)、版圖設(shè)計(jì)規(guī)則的制定及優(yōu)化、工藝設(shè)備性能的評(píng)估等。測(cè)試結(jié)構(gòu)對(duì)縮短集成電路工藝開發(fā)周期、提高產(chǎn)品成品率、降低產(chǎn)品成本，都有著非常重要的作用。在前人對(duì)成品率及測(cè)試結(jié)構(gòu)

2、相關(guān)研究成果的基礎(chǔ)上，本文進(jìn)行了以下幾項(xiàng)測(cè)試結(jié)構(gòu)方面的研究工作:
　　1.提出一種考慮置信度和估計(jì)精度的通孔鏈測(cè)試結(jié)構(gòu)設(shè)計(jì)方法。本文為了提高參數(shù)提取的置信度和估計(jì)精度、減小通孔鏈測(cè)試結(jié)構(gòu)設(shè)計(jì)中統(tǒng)計(jì)隨機(jī)性對(duì)于參數(shù)提取的影響，提出通過大數(shù)定理和DeMoivre-Laplace定理確定通孔鏈測(cè)試結(jié)構(gòu)中通孔總數(shù)量和單個(gè)通孔鏈中通孔數(shù)量的取值范圍;研究了在考慮面積優(yōu)化時(shí)確定通孔總數(shù)量和單個(gè)通孔鏈中通孔數(shù)量的最優(yōu)組合的方法。蒙特卡羅仿真和晶圓

3、實(shí)驗(yàn)驗(yàn)證了該設(shè)計(jì)方法有著良好的性能。
　　2.提出考慮置信度和估計(jì)精度的蛇形測(cè)試結(jié)構(gòu)設(shè)計(jì)方法。本文依據(jù)大數(shù)定理和林德伯格——列維定理確定了蛇形測(cè)試結(jié)構(gòu)的總面積和每個(gè)蛇形測(cè)試結(jié)構(gòu)面積的合理取值范圍;研究了以面積優(yōu)化為導(dǎo)向的蛇形測(cè)試結(jié)構(gòu)總面積和每個(gè)蛇形測(cè)試結(jié)構(gòu)面積的最優(yōu)組合的確定方法。本文改善了互連層平均缺陷密度測(cè)量的準(zhǔn)確性和經(jīng)濟(jì)性，可以在給定的置信度和估計(jì)精度下，使測(cè)試結(jié)構(gòu)面積配置達(dá)到最優(yōu)。
　　3.提出使用偽晶體管陣列測(cè)試結(jié)