集成電路參數(shù)成品率的預(yù)測(cè)與優(yōu)化技術(shù)研究.pdf

1、本文對(duì)集成電路(IC)制造過程中的參數(shù)成品率問題進(jìn)行了系統(tǒng)的研究,主要貢獻(xiàn)和結(jié)果如下:在中心值設(shè)計(jì)和容差分配的基礎(chǔ)上,提出了一種IC參數(shù)成品率的中心值設(shè)計(jì)和容差分配的耦合求解最優(yōu)化方法.盡管Monte Carlo(MC)成品率估計(jì)有很多優(yōu)點(diǎn),但是效率比較低,收斂速度慢,針對(duì)這一點(diǎn),本文提出了一種基于均勻設(shè)計(jì)抽樣的參數(shù)成品率估計(jì)方法.由于均勻設(shè)計(jì)的"均勻的布滿空間"特點(diǎn),因此只需要采用很少的代表點(diǎn)就可以得到很有效的空間搜索和成品率估計(jì),并

2、且對(duì)統(tǒng)計(jì)變量的個(gè)數(shù)不敏感.但均勻性的理論并不是很完善.因?yàn)樗芯鶆虮淼漠a(chǎn)生方法都需要選擇一些關(guān)鍵參數(shù),而且均勻性的度量也很復(fù)雜.因此,即使用某種算法得到一個(gè)較大數(shù)目的均勻表(空間中一系列點(diǎn)的集合),衡量它的均勻性也是一個(gè)難題.文中提出了一種粗略估計(jì)均勻性的方法—密度估計(jì),它可以在有效時(shí)間內(nèi)判斷點(diǎn)集的均勻性.基于對(duì)集成電路分層成品率綜合效益的考慮,提出了一種新型的效益優(yōu)化模型.本文在均勻試驗(yàn)設(shè)計(jì)的基礎(chǔ)上給出了一種基于均勻試驗(yàn)設(shè)計(jì)的電路響應(yīng)