集成電路隨機(jī)缺陷的良率研究.pdf

1、集成電路（integrated circuit）是一種微型的電子器件或部件。隨著應(yīng)用領(lǐng)域的發(fā)展，集成電路的制造技術(shù)也不斷地進(jìn)步，對(duì)于集成電路的良率研究也隨之深入。良率預(yù)測(cè)是其中一個(gè)重要環(huán)節(jié)，精準(zhǔn)的良率預(yù)測(cè)結(jié)果能夠利于設(shè)計(jì)時(shí)對(duì)版圖設(shè)計(jì)進(jìn)行調(diào)整，設(shè)定可實(shí)現(xiàn)的良率目標(biāo)，能夠?qū)崿F(xiàn)在更短的時(shí)間得到更優(yōu)良率。而在實(shí)際生產(chǎn)環(huán)節(jié)，如何更有效進(jìn)行良率控制和提升也是集成電路良率研究中的一個(gè)非常重要的方向。
　　隨機(jī)缺陷是集成電路制造過(guò)程中出現(xiàn)頻率較高

2、的一種缺陷。本文針對(duì)于隨機(jī)缺陷，分析其各個(gè)類(lèi)型和分布情況，對(duì)于隨機(jī)缺陷良率的主流預(yù)測(cè)模型做了相應(yīng)解釋和研究分析，對(duì)于設(shè)計(jì)流程和提升方法做了相應(yīng)的解釋?zhuān)趯?shí)際的工廠生產(chǎn)工藝中的良率影響因素及其控制方法都進(jìn)行了深入的研究。
　　本文對(duì)于隨機(jī)缺陷的良率預(yù)測(cè)模型進(jìn)行深入研究，基于對(duì)于隨機(jī)缺陷在晶圓上的分布情況的分析，結(jié)合了主流的良率預(yù)測(cè)模型泊松模型和負(fù)二項(xiàng)式模型建立了良率預(yù)測(cè)改進(jìn)模型。對(duì)于提出的良率預(yù)測(cè)改進(jìn)模型利用Matlab進(jìn)行了仿真驗(yàn)

3、證，得到直觀的曲線(xiàn)對(duì)比，并與實(shí)際工業(yè)數(shù)據(jù)進(jìn)行比較分析，可以看到良率預(yù)測(cè)改進(jìn)模型有著更為精準(zhǔn)的預(yù)測(cè)結(jié)果。
　　對(duì)于隨機(jī)缺陷造成的良率損失，可以通過(guò)涉及階段的版圖改進(jìn)和制造環(huán)節(jié)的工藝控制來(lái)降低。本文的工作是在設(shè)計(jì)階段通過(guò)對(duì)于開(kāi)路關(guān)鍵面積和短路關(guān)鍵面積的調(diào)節(jié)控制來(lái)減少，在版圖設(shè)計(jì)的每一層都考慮到關(guān)鍵面積的最優(yōu)設(shè)定，進(jìn)行加權(quán)關(guān)鍵面積的計(jì)算和優(yōu)化。在集成電路的制造工藝過(guò)程中，則主要通過(guò)潔凈室控制，以及各個(gè)關(guān)鍵節(jié)點(diǎn)的工藝控制和清潔環(huán)節(jié)來(lái)對(duì)隨機(jī)