版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、隨著集成電路產(chǎn)業(yè)進(jìn)入納米工藝時(shí)代,由隨機(jī)缺陷造成的成品率問題越來越嚴(yán)重。巨額的生產(chǎn)成本和更短的上市周期,要求在產(chǎn)品設(shè)計(jì)階段就能對成品率做出快速而準(zhǔn)確的預(yù)測,并能通過改進(jìn)設(shè)計(jì)提高成品率。
本文圍繞隨機(jī)缺陷成品率預(yù)測技術(shù),通過如下工作對成品率預(yù)測的準(zhǔn)確性和有效性進(jìn)行了改進(jìn):
1.針對化學(xué)機(jī)械研磨工藝特有的劃痕缺陷,引入一種線形缺陷模型。使用圓缺陷模型對示例版圖提取得到的平均關(guān)鍵面積是線形缺陷模型的2倍多。通過對粒子缺陷和
2、線形缺陷分開建模并計(jì)算對成品率的影響,提高了成品率預(yù)測的精度。
2.針對曼哈頓版圖,提出一個(gè)新的關(guān)鍵面積數(shù)學(xué)模型。通過分析證明,得到曼哈頓版圖的關(guān)鍵面積是一個(gè)關(guān)于缺陷尺寸的分段二次函數(shù),并給出了求函數(shù)系數(shù)和分界點(diǎn)的方法。
3.結(jié)合2中提出的關(guān)鍵面積數(shù)學(xué)模型,對傳統(tǒng)的多邊形算子方法進(jìn)行改進(jìn)。通過有效選擇缺陷尺寸并提取關(guān)鍵面積,得到連續(xù)的關(guān)鍵面積值。避免了不必要的關(guān)鍵面積提取,消除了傳統(tǒng)方法的積分誤差。實(shí)驗(yàn)證明改進(jìn)的多邊
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 集成電路成品率預(yù)測技術(shù)研究.pdf
- 集成電路成品率預(yù)測技術(shù)與面向成品率的設(shè)計(jì).pdf
- 集成電路參數(shù)成品率的預(yù)測與優(yōu)化技術(shù)研究.pdf
- 集成電路軟故障與成品率相關(guān)技術(shù)研究.pdf
- 集成電路成品率測試結(jié)構(gòu)自動(dòng)實(shí)現(xiàn)與研究.pdf
- 集成電路功能成品率的估計(jì)模型研究.pdf
- 集成電路隨機(jī)缺陷的良率研究.pdf
- 大規(guī)模集成電路成品率提高-SRAM解析.pdf
- 集成電路功能成品率模型及參數(shù)提取方法的研究.pdf
- 集成電路后端設(shè)計(jì)中半導(dǎo)體芯片的成品率優(yōu)化.pdf
- 測試芯片自動(dòng)化設(shè)計(jì)與集成電路成品率提升研究.pdf
- 納米工藝集成電路成品率專用測試結(jié)構(gòu)設(shè)計(jì)方法研究.pdf
- 納米尺度集成電路統(tǒng)計(jì)時(shí)序分析與成品率優(yōu)化方法研究.pdf
- 成品率估計(jì)與提升技術(shù)研究.pdf
- 集成電路芯片表面缺陷視覺檢測關(guān)鍵技術(shù)研究.pdf
- 納米級集成電路分辨率增強(qiáng)技術(shù)研究.pdf
- 集成電路的ESD防護(hù)技術(shù)研究.pdf
- 基于代理模型的電路成品率計(jì)算與優(yōu)化研究.pdf
- 集成電路的容軟錯(cuò)誤技術(shù)研究.pdf
- 射頻集成電路的ESD防護(hù)技術(shù)研究.pdf
評論
0/150
提交評論