納米尺度集成電路統(tǒng)計時序分析與成品率優(yōu)化方法研究.pdf

1、作為有史以來發(fā)展最為快速的工業(yè)之一，半導體工業(yè)的進步依賴于不斷縮小的特征尺寸以及由此獲得的器件性能的快速提高和芯片集成度的指數(shù)增長。然而，隨著亞波長光刻和化學機械拋光等復雜納米工藝的普遍采用，越來越嚴重的工藝參數(shù)偏差造成了集成電路成品率的快速惡化。這主要是由于嚴重的工藝偏差將造成芯片中的關鍵路徑時延呈現(xiàn)顯著的非高斯隨機分布，從而造成芯片的時序失敗概率快速上升。這些時延的隨機分布信息可以通過最先進的統(tǒng)計靜態(tài)時序分析方法，在芯片生產前精確地

2、獲得。但目前還缺乏可以充分利用這些統(tǒng)計信息的電路優(yōu)化方法和工具，從而造成在芯片設計階段依然缺乏有效的方法來改善芯片的成品率。成品率問題已成為集成電路工藝向納米時代邁進中，數(shù)字芯片設計的致命性瓶頸問題之一。
　　 本博士論文的工作將針對成品率的分析和優(yōu)化問題展開研究。研究主要包括以下兩個方面。第一，提出了一種基于端口移除和稀疏網(wǎng)格的隨機配置算法和一種基于隨機配置法的自適應算法，實現(xiàn)對統(tǒng)計靜態(tài)時序分析(SSTA)方法中關鍵性的求最大

3、值MAX問題的快速求解，并顯著地提高了國際上已有SSTA算法的精度和效率。第二，在國際上首次提出一種可以精確考慮非高斯關鍵路徑時延分布的時鐘偏斜規(guī)劃方法，從而實現(xiàn)在設計階段對芯片成品率的優(yōu)化。本文在以上兩個方面的工作中提出以下算法：
　　 1.納米工藝偏差影響下的統(tǒng)計靜態(tài)時序分析方法。
　　 (1)為求解統(tǒng)計靜態(tài)時序分析中的關鍵性的求極大值MAX問題，本文提出一種采用基于稀疏網(wǎng)格的隨機配置算法SSCM(Stochasti

4、c Sparse-grid CollocationMethod)。與目前國際上MAX求解精度最高的基于降維技術的隨機Galerkin方法相比，SSCM解決了其計算精度不穩(wěn)定的問題。其次，SSCM避免了直接張量積配置方法所導致的配置點個數(shù)隨隨機參數(shù)個數(shù)的增加而指數(shù)增長的問題。與在國際頂級會議DAC2005上提出的一種基于矩匹配的算法相比，SSCM有顯著的精度提升。結合本文提出的端口移除技術，SSCM的運算時間快于上述的各種作為對照的快速算

5、法，且比10，000次蒙特卡羅算法快最少100倍。
　　 (2)在SSCM算法的基礎上，本文提出了一種自適應的MAX快速計算方法ASCM(Adaptive Stochastic Collocation Method)。通過對MAX在不同統(tǒng)計輸入下的非線性特性的分析和分類，ASCM選擇最合適的算法來求解不同非線性程度的MAX，從而可以在算法效率和精度間做最佳權衡。在ISCAS’85基準組合邏輯電路上進行統(tǒng)計靜態(tài)時序分析的結果顯示，

6、ASCM與國際上已有的基于降維技術的隨機Galerkin方法和一種基于矩匹配的MAX逼近算法相比，可以獲得最大10倍的精度提升，且運算時間近似相同。
　　 2.納米工藝偏差影響下，基于時鐘偏斜規(guī)劃的成品率優(yōu)化方法
　　 (1)在時鐘偏斜規(guī)劃研究領域，本文在國際上首次提出一種可以精確考慮非高斯關鍵路徑時延分布的成品率優(yōu)化問題的描述方法?；贛IN-MAX形式，本文所提出的成品率優(yōu)化問題描述涵蓋了自上世紀90年代以來，在國際

7、頂級ICCAD和DAC會議上提出的相關領域的大部分已有工作。本文基于所提出的通用描述獲得對這些已有方法的統(tǒng)計解釋，并從理論上指出它們的局限性。
　　 (2)此外，本文提出基于最小平衡法的一種通用算法來有效求解所提出的成品率優(yōu)化問題。為了提高算法的效率，本文提出一種基于分段線性插值的反累積分布函數(shù)的快速數(shù)值計算方法。在ISCAS’89基準時序邏輯電路上的測試表明，本文所提出的方法在成品率優(yōu)化結果上較已有的兩種在國際上具有代表性的方