數(shù)字集成電路靜態(tài)時(shí)序分析的研究與設(shè)計(jì).pdf

1、本文首先對(duì)數(shù)字集成電路的靜態(tài)時(shí)序分析做了比較詳細(xì)的介紹，重點(diǎn)描述了時(shí)序問(wèn)題的產(chǎn)生、過(guò)程、方法、內(nèi)容、考慮的因素等，對(duì)整個(gè)靜態(tài)時(shí)序分析給出一個(gè)清晰的脈絡(luò)，為后面章節(jié)的內(nèi)容的展開(kāi)做好準(zhǔn)備。接著本文對(duì)時(shí)序分析的相關(guān)文件及其內(nèi)容做了介紹，并建立了一套從各種庫(kù)文件和網(wǎng)表文件轉(zhuǎn)變?yōu)樵诔绦蛑锌梢允褂玫臄?shù)據(jù)結(jié)構(gòu)的過(guò)程，目的是使建立的網(wǎng)表結(jié)構(gòu)適合關(guān)鍵路徑查找，使庫(kù)結(jié)構(gòu)中能方便的找到單元或線網(wǎng)的時(shí)延信息。本文的下一部分對(duì)互連線的時(shí)延模型做了研究，介紹了

2、一種基于RLC 的互連線時(shí)延模型，把樹(shù)形互連線轉(zhuǎn)化成單根互連線的方法對(duì)樹(shù)形線網(wǎng)進(jìn)行時(shí)延分析。以此方法的結(jié)果作為時(shí)序分析中的互連線時(shí)延。然后，本文對(duì)在電路結(jié)構(gòu)中使用的關(guān)鍵路徑算法作了研究，在有關(guān)邊沿和上升下降時(shí)間方面對(duì)基本算法提出了自己的改進(jìn)方法，提高了結(jié)果的準(zhǔn)確性，并給出了部分偽代碼。本文的最后部分研究了集成電路中互連線之間的串?dāng)_問(wèn)題，并在時(shí)序分析的層面上，對(duì)串?dāng)_產(chǎn)生的時(shí)延變化做了分析，并給出一套將串?dāng)_分析與時(shí)序分析結(jié)合的方法，以便