納米尺寸集成電路設計與制造中的建模方法研究.pdf

1、從上世紀中葉第一塊集成電路的問世到如今單片集成上億個晶體管的成就，短短幾十年的時間里集成電路產業(yè)的發(fā)展創(chuàng)造了一個人類技術史上的光速神話。而集成電路在這六十多年的發(fā)展過程中，始終遵循著摩爾定律在前行。集成電路特征尺寸的不斷減小和集成電路規(guī)模的不斷提高推動著集成電路的設計方法學從以器件為中心的第一代設計方法到以互連線為中心的第二代設計方法，直至目前的以可制造性和成品率驅動為中心的第三代設計方法的變化。
　　隨著集成電路的工藝節(jié)點進入納

2、米尺寸，越來越嚴重的工藝偏差降低了芯片的成品率，集成電路的設計與制造成本不斷增加，而建模可以有效地縮短設計周期，節(jié)省額外的驗證以及生產制造的研發(fā)成本。因此建模作為重要的設計手段之一，被廣泛地應用在集成電路的設計與制造流程中。
　　本文針對集成電路工藝尺寸不斷縮小引發(fā)的光刻熱點分類問題和集成度不斷增加引起的超大規(guī)?；ミB電路快速仿真和分析的難題展開深入的研究，通過建模的手段提出了這兩大問題的解決方法。
　　本文的第一部分針對集成

3、電路工藝尺寸不斷縮小引發(fā)的光刻熱點分類問題，提出了基于改進型正切空間(Improved Tangent Space，ITS)距離測度方法的分類系統(tǒng)。依照數據挖掘技術中聚類分析方法的思路，本文首先提出了改進型正切空間距離測度，使其能夠用于對光刻熱點的相似度距離描述，其次本文提出了基于樹形結構的密度增量聚類算法，用于形成最終的聚類結果。本文提出的基于正切空間距離測度(ITS)方法的分類系統(tǒng)與以往的分類方法相比，聚類精度可以大幅提高，是一種更

4、加精確和可靠的方法，因此更符合工業(yè)界對聚類精度的要求。
　　本文的第二部分針對集成度不斷增加引起的超大規(guī)模互連電路快速仿真和分析的問題，提出了基于時域多步積分的模型降階方法。該方法首先對原始電路的時域方程進行多步積分得到關于狀態(tài)變量的二階遞推關系，然后通過二次Arnoldi方法得到投影矩陣，再通過投影矩陣對原始時域方程進行投影得到降階系統(tǒng)。該方法具有良好的時域降階精度、數值穩(wěn)定性及降階系統(tǒng)的無源性。該方法不僅比現有的時域模型降階方