DSP集成電路設(shè)計與研究——高速串行外設(shè)接口.pdf_第1頁
已閱讀1頁，還剩70頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、數(shù)字信號處理器(Digital Signal Processor，DSP)是一種新型結(jié)構(gòu)特殊的高性能微處理器，特別適用于信號處理、通信、語音處理、圖像/圖形、軍事、儀器儀表、自動控制、醫(yī)療和家用電器等方面，并以其強大的處理能力和高度的靈活性迎合了信號處理對實時性、高速性和精確性的要求，因而取得了突飛猛進(jìn)的發(fā)展。
　　 本文主要針對32位高速DSP開展工作，完成了外圍模塊部分的串行同步接口SPI研究與設(shè)計。SPI(Serial P

2、eripheral Interface)串行外設(shè)接口總線是一種同步全雙工串行通信接口總線，廣泛應(yīng)用到EEPROM、外圍設(shè)置FLASHRAM、網(wǎng)絡(luò)控制器、LCD顯示驅(qū)動器、A/D轉(zhuǎn)換器、MCU、實時時鐘和數(shù)字信號解碼器等場合。本文的工作就是根據(jù)業(yè)界通用的SPI總線的標(biāo)準(zhǔn)，設(shè)計一種具有高可靠性高速SPI總線。利用硬件描述語言具體設(shè)計完成了SPI中一些重要組成部分，像同步時鐘邏輯模塊設(shè)計、異步時鐘邏輯模塊設(shè)計、數(shù)據(jù)收發(fā)設(shè)計和時序信號檢測設(shè)計。

3、其中在設(shè)計過程中充分考慮了實際中數(shù)據(jù)信息劇增給內(nèi)核CPU的處理帶來的負(fù)擔(dān)，所以本文提出在SPI內(nèi)部增加兩個16字深FIFO緩存器的設(shè)計方法，極大地提高了接收和發(fā)送數(shù)據(jù)的速度，降低了CPU的開銷量，減少了接收、發(fā)送中斷次數(shù)，提高了串口傳輸效率。在此基礎(chǔ)上增加了一個延時傳送功能，即發(fā)送數(shù)據(jù)的速度是可控可調(diào)的。優(yōu)化了數(shù)據(jù)傳輸方式，從而進(jìn)一步提高數(shù)據(jù)傳輸?shù)目煽啃阅?，具有實際的應(yīng)用價值。
　　 本文運用的Verilog HDL語言實現(xiàn)設(shè)計

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論