版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、東南大學(xué)碩士學(xué)位論文基于0.5μmCMOS工藝的高速模數(shù)轉(zhuǎn)換集成電路設(shè)計(jì)姓名:唐凱申請(qǐng)學(xué)位級(jí)別:碩士專業(yè):軟件工程(IC)指導(dǎo)教師:孟橋徐永斌20080501AbstractAbstractInmodemcommunicationandsignalprocessingsystems,analogtodigitalconverter(ADC)plays鋤increasinglyimportantroleItisthekeydeviceof
2、advancedcommunication,radaracousticsusceptaliceandmanyconsumerelectronicsNowthedevelopmentofmodemtechnologyrequiresmoreabouttheperformanceofADCs,especiallytheconvertingspeed,whichevenhasbecomeoneofthemostsignificantparam
3、etersDesigningthehigh—speedADCs、航mindependentpropertyrightsisworthwhiletheoreticallyandpracticallyinbothofcommunicationandsignalprocessfieldsInthispaperFlashADCischosenasthedirectionaftermystudyofsomehighspeedandhighreso
4、lutionADCstructuresandthekeyfactorsofhighspeedADCsarealsoanalyzedThe500MHzADCisdesignedbasedon05I_tmCMOStechnologyofCSMCItbeginswinltheprincipleoftheFlashADC;thethesisanalyzesitsfunctionandcharacteristics,andthenpartsthe
5、systemintosomesubmodulesforfurtherresearchBecauseoftheimportanceofthehighspeedADCoffsetandthebandwidthofopamp,optimizationfordifferentsubmodulesandcorrectionforthecorrespondingdigitalerrorsarediscussedinthispaperAftertha
6、t,thelayoutisdesignedandpostsimulationisfulfilledThesimulationresultshowsthatthe6bitADCCanachieveENOBof591bits,andthepeakintegralnonlinearity(INL)anddifferentialnonlinearity(DNL)arebothlessthanO5LSBat500MS/sThepowerconsu
7、mptionofADCis841mWFinallythetestprocessofhighspeedflashADCisintroducedindetailTheresultsof018tmand035ItmADCtestgivesufficientreferenceforehipimprovementandfurthertestingKeywords:analogto—digitalconverterCMOS,flash,highsp
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于0.5μmcmos工藝的6位500msps全并行模數(shù)轉(zhuǎn)換集成電路設(shè)計(jì)
- 6位高速模數(shù)轉(zhuǎn)換集成電路設(shè)計(jì)研究.pdf
- 超高速全并行模數(shù)轉(zhuǎn)換集成電路設(shè)計(jì).pdf
- 基于CMOS工藝高速低功耗模數(shù)轉(zhuǎn)換器集成電路設(shè)計(jì).pdf
- 4比特超高速全并行模數(shù)轉(zhuǎn)換集成電路設(shè)計(jì).pdf
- 6比特超高速全并行模數(shù)轉(zhuǎn)換集成電路設(shè)計(jì).pdf
- 超高速0.18μmcmos復(fù)接器集成電路設(shè)計(jì)
- 基于0.18μmcmos工藝的低電壓、低功耗、超高速集成電路設(shè)計(jì)
- 基于0.5μmcmos工藝12位數(shù)模轉(zhuǎn)換器核心電路設(shè)計(jì)
- 基于0.18μmcmos工藝的高速低功耗eeprom關(guān)鍵電路設(shè)計(jì)
- 8位高速DAC集成電路設(shè)計(jì).pdf
- 12位高速DAC集成電路設(shè)計(jì)研究.pdf
- 超高速Flash ADC集成電路設(shè)計(jì).pdf
- 0.2μmgaashemt高速?gòu)?fù)接器集成電路設(shè)計(jì)
- 基于0.18μmcmos工藝的高速以及高精度采樣保持電路設(shè)計(jì)
- 基于0.18μmcmos工藝dcdc轉(zhuǎn)換電路的設(shè)計(jì)
- 砷化鎵高速專用集成電路設(shè)計(jì).pdf
- 基于SystemC的集成電路設(shè)計(jì)方法研究.pdf
- 基于0.18μmcmos工藝的8位超高速采樣保持電路設(shè)計(jì)
- 基于深亞微米CMOS工藝的超高速時(shí)鐘數(shù)據(jù)恢復(fù)集成電路設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論