12位高速DAC集成電路設計研究.pdf_第1頁
已閱讀1頁，還剩84頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、數模轉換器作為數字量與模擬量的轉換接口，在無線通信及圖像處理等領域具有非常重要的地位和作用。數模轉換器的精度和速度是衡量其性能的核心指標，因此對于高精度高速度的數模轉換器的研究具有重大意義和深遠影響。
　　 本文分析比較了不同結構數模轉換器的特點，通過對限制轉換器性能的線性度、輸出毛刺、隨機誤差和系統誤差的分析，設計了一個12位1GSPS(Gigabit Samples PerSecond)的電流舵式數模轉換器。該轉換器采用6+

2、3+3分段譯碼結構，通過采用高速的寄存器結構、開關結構以及帶限幅結構的鎖存器，優(yōu)化譯碼邏輯，改善了動態(tài)特性。文中主要完成了輸入寄存器、譯碼電路、鎖存器、開關電路、電流源陣列、帶隙基準電壓源以及電壓轉電流電路等模塊的設計。通過對各個模塊電路的優(yōu)化和改進，實現了整體系統設計。
　　 本次設計基于0.18μm BiCMOS工藝，完成了12位D/A轉換器的原理設計及版圖設計。版圖面積為1.7mm×1.3mm。電路采用1.8V電源電壓供電

3、。前仿真得出，靜態(tài)功耗為104mW，積分非線性誤差小于0.35LSB，在時鐘頻率為1GHz，輸入信號頻率約為53MHz時，SFDR大于83dB，有效位為11.8;輸入信號頻率約為190MHz，SFDR大于65dB，有效位為10.6。后仿真得出，在時鐘頻率為1GHz，輸入信號頻率約為53MHz時，SFDR大于78dB，有效位為11.3;隨著輸入信號頻率的提高，SFDR惡化，當輸入信號頻率約為150MHz時，SFDR大于65dB，有效位為1

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論