集成電路設(shè)計(jì)中基于斷言的驗(yàn)證方法研究.pdf

1、半導(dǎo)體技術(shù)的發(fā)展使芯片集成度不斷提高，芯片功能也越來(lái)越復(fù)雜。然而驗(yàn)證能力的增長(zhǎng)速度遠(yuǎn)遠(yuǎn)落后于制造能力和設(shè)計(jì)能力的增長(zhǎng)速度，功能驗(yàn)證已經(jīng)成為現(xiàn)在集成電路設(shè)計(jì)中的主要挑戰(zhàn)之一，是限制芯片設(shè)計(jì)效率進(jìn)一步提高的瓶頸。ABV是近年來(lái)出現(xiàn)的一項(xiàng)集成電路功能驗(yàn)證的新技術(shù)，可以應(yīng)用于基于仿真的驗(yàn)證和形式驗(yàn)證之中。本文的主要研究?jī)?nèi)容是ABV在基于仿真的驗(yàn)證中的應(yīng)用。 本文通過(guò)比較不同的斷言實(shí)現(xiàn)形式，選擇在驗(yàn)證中使用SVA對(duì)設(shè)計(jì)進(jìn)行斷言檢驗(yàn)，并進(jìn)行

2、覆蓋率統(tǒng)計(jì)。詳細(xì)介紹了SVA的結(jié)構(gòu)、基本語(yǔ)法以及與設(shè)計(jì)的綁定方法。將基于斷言的驗(yàn)證方法應(yīng)用到了兩個(gè)開(kāi)源代碼模塊的功能驗(yàn)證之中，它們分別是UART模塊以及8位精簡(jiǎn)指令集處理器RISC SPM。根據(jù)設(shè)計(jì)的特點(diǎn)采取了不同的驗(yàn)證策略：對(duì)UART的驗(yàn)證采用直接方式生成激勵(lì)，在設(shè)計(jì)源代碼中插入SVA語(yǔ)句對(duì)有限狀態(tài)機(jī)和端口信號(hào)進(jìn)行檢查和斷言覆蓋率統(tǒng)計(jì)；而對(duì)RISC_SPM應(yīng)用約束隨機(jī)驗(yàn)證，并結(jié)合了覆蓋率驅(qū)動(dòng)的驗(yàn)證技術(shù)。同時(shí)應(yīng)用覆蓋率組定義功能覆蓋率模