納米級集成電路計(jì)算光刻技術(shù)研究.pdf

1、隨著芯片的集成度越來越高，特征尺寸越來越小，集成電路已經(jīng)進(jìn)入納米級時(shí)代。這必將對集成電路的制造技術(shù)提出更高的要求。由于光源技術(shù)發(fā)展的滯后，193納米波長光刻仍然是納米級集成電路制造的主要選擇。當(dāng)集成電路發(fā)展到90納米及以下工藝節(jié)點(diǎn)時(shí)，使用193納米波長的光源來生產(chǎn)集成電路，會(huì)存在嚴(yán)重的光學(xué)鄰近效應(yīng)。業(yè)界提出了大量的分辨率增強(qiáng)技術(shù)(Resolution EnhancementTechniques，RETs)來彌補(bǔ)光學(xué)鄰近效應(yīng)所帶來的版圖失

2、真，如離軸照明技術(shù)、光學(xué)鄰近校正技術(shù)、移相掩模技術(shù)以及雙重圖形技術(shù)等。但是隨著集成電路工藝節(jié)點(diǎn)發(fā)展到45nm以下，傳統(tǒng)的分辨率增強(qiáng)技術(shù)遇到了很大的挑戰(zhàn)。計(jì)算光刻技術(shù)(Computational lithography，CL)，作為一種全新的分辨率增強(qiáng)技術(shù)，成為22nm以下技術(shù)節(jié)點(diǎn)光刻工藝的解決方案之一。目前較為主流的計(jì)算光刻算法大致分為兩類，基于梯度法的計(jì)算法光刻算法和基于水平集的計(jì)算光刻算法。由于基于水平集的計(jì)算光刻算法目前為業(yè)界和學(xué)

3、術(shù)界廣泛研究，本文主要圍繞基于水平集的計(jì)算光刻技術(shù)展開以下幾個(gè)方面的研究工作:
　　規(guī)則化水平集計(jì)算光刻算法。計(jì)算光刻技術(shù)又被稱為基于點(diǎn)的光學(xué)鄰近校正技術(shù)，其對版圖的修改擁有更大的靈活性，可以獲得更好的校正結(jié)果。但是計(jì)算光刻技術(shù)得到的掩模圖案一般都過于復(fù)雜。這些復(fù)雜的圖形給掩模板的生產(chǎn)制造帶來了巨大挑戰(zhàn)。針對這一問題，本文提出了一種規(guī)則化的水平集反向光刻算法。通過TV和拉普拉斯算子的引入，該算法在優(yōu)化掩模形狀的同時(shí)，較好地抑制了不

4、規(guī)則圖形的產(chǎn)生，其將掩模的復(fù)雜度平均降低了近40％，提高了掩模板的可制造性。
　　用于增強(qiáng)工藝魯棒性的水平集計(jì)算光刻算法。在受制造工藝參數(shù)變化干擾的條件下，掩模圖形還需要有較高的圖形保真度。本文提出了一種用于增強(qiáng)工藝魯棒性的水平集計(jì)算光刻算法，以解決上述問題。新算法，通過工藝變化帶的目標(biāo)函數(shù)的引入，在優(yōu)化掩模圖形的同時(shí)對制程變化可能帶來的影響也給予充分地考慮。這樣在制造過程中，無論是成像平面的偏移，還是曝光能量的微變，在非標(biāo)準(zhǔn)光刻

5、工藝條件下，掩模優(yōu)化結(jié)果都具有較好的圖形保真度。同普通的水平集計(jì)算光刻算法相比，該算法將制程制造指數(shù)(Process Manufacturability Index，PMI)平均減小了41.37％。
　　基于混合共軛梯度的水平集計(jì)算光刻算法。大多數(shù)計(jì)算光刻算法都非常耗時(shí)，在優(yōu)化過程中的收斂速度都比較慢。為了更好的解決這一問題，我們提出了一種基于混合共軛梯度的水平集計(jì)算光刻算法。該方法較好的克服了FR方法和PRP方法在應(yīng)用中的不足。