大規(guī)模集成電路中的可制造性設(shè)計研究.pdf

1、隨著大規(guī)模集成電路設(shè)計推向深亞微米，或者納米技術(shù)，從產(chǎn)品規(guī)格設(shè)計到晶園產(chǎn)出的芯片能否正常工作以及提升良率并快速進入大批量生產(chǎn)，為贏得市場和利潤爭取時間日益成為半導(dǎo)體業(yè)界的首要挑戰(zhàn)。由此，可制造性設(shè)計(Design forManufacturability，DFM)最近成為半導(dǎo)體業(yè)界晶園代工廠(Foundry)，集成電路設(shè)計計公司(Fabless design house)和全球電子設(shè)計自動化軟件公司(EDA Company)的最熱門話題

2、。DFM已成為集成電路設(shè)計領(lǐng)域和半導(dǎo)體制造領(lǐng)域必不可少的重要技術(shù)，同時發(fā)展為電子設(shè)計自動化(Electronic Design Automation，EDA)框架中的重要組成部分。 根據(jù)當(dāng)前可制造性設(shè)計的實行和發(fā)展的現(xiàn)實狀況，本文從如何提高設(shè)計產(chǎn)品的良率為出發(fā)點探討研究后物理設(shè)計完成階段DFM處理的方法以及其原理，介紹了當(dāng)前最為主流的基于規(guī)則的DFM修正。其中包括為了解決先進技術(shù)曝光問題的光學(xué)臨近效應(yīng)修正的原理，以及用簡單的基于

3、規(guī)則的方式來進行全芯片的DFM修正，也總結(jié)了一些可制造性設(shè)計規(guī)則的出發(fā)點以及可制造性設(shè)計建議規(guī)則的制定。由此說明可制造性設(shè)計并不是高不可及，只要總結(jié)出其規(guī)律，總是有辦法實現(xiàn)它來解決問題。 同時，本文也尋求深亞微米制造工藝對集成電路設(shè)計和產(chǎn)品良率的影響，并由此提出一些旨在設(shè)計階段就可以考慮的可制造性要點，把可制造性設(shè)計向前推移并推動傳統(tǒng)的設(shè)計流程向制造友好型設(shè)計流程轉(zhuǎn)變。建立一個DFM的設(shè)計流程，首先從數(shù)據(jù)的預(yù)處理開始運用DFM的